一种内存接口测试方法、装置、设备及可读存储介质制造方法及图纸

本申请公开了一种内存接口测试方法、装置、设备及计算机可读存储介质，该方法包括：获取第一数据，并生成第一数据对应的第一散列值；根据地址序列将第一数据写入内存；根据地址序列从内存中读取第二数据，并生成第二数据对应的第二散列值；根据第一散列值和第二散列值的匹配结果确定内存接口测试结果；通过生成散列值的方式，可以避免内存接口测试所占用的内存过大的问题，同时可以选择任意的第一数据进行测试，使测试不存在数据盲点，保证了内存接口测试的可靠性。

【技术实现步骤摘要】
一种内存接口测试方法、装置、设备及可读存储介质
本申请涉及硬件测试
，特别涉及一种内存接口测试方法、内存接口测试装置、内存接口测试设备及计算机可读存储介质。
技术介绍
目前，FPGA芯片性能越来越强，FPGA组成的系统越来越复杂，FPGA片上的内存接口速率越来越快，内存容量越来越高，给硬件设计带来了更大的挑战。一般在FPGA系统设计前，需要对系统中各种关键接口进行性能和稳定性测试，确保接口的硬件设计可用。其中DDR(DDRSDRAM，双倍速率同步动态随机存储器)接口(即内存接口)是FPGA系统中尤为关键的接口，DDR接口的测试是必须进行的一项测试工作。为了减少FPGA内存接口测试时所占用的内存大小，相关技术在写入测试数据时，一般将内存地址作为测试数据写入内存。由于测试数据固定单一，因此会使得测试存在数据盲点，无法保证测试可靠性。因此，如何解决测试存在数据盲点，无法保证测试可靠性的问题，是本领域技术人员需要解决的技术问题。
技术实现思路
有鉴于此，本申请的目的在于提供一种内存接口测试方法、内存接口测试装置、内存接本文档来自技高网...

【技术保护点】
1.一种内存接口测试方法，其特征在于，包括：/n获取第一数据，并生成所述第一数据对应的第一散列值；/n根据地址序列通过内存接口将所述第一数据写入内存；/n根据所述地址序列通过所述内存接口从所述内存中读取第二数据，并生成所述第二数据对应的第二散列值；/n根据所述第一散列值和所述第二散列值的匹配结果确定内存接口测试结果。/n

【技术特征摘要】
1.一种内存接口测试方法，其特征在于，包括：
获取第一数据，并生成所述第一数据对应的第一散列值；
根据地址序列通过内存接口将所述第一数据写入内存；
根据所述地址序列通过所述内存接口从所述内存中读取第二数据，并生成所述第二数据对应的第二散列值；
根据所述第一散列值和所述第二散列值的匹配结果确定内存接口测试结果。


2.根据权利要求1所述的内存接口测试方法，其特征在于，所述根据所述第一散列值和所述第二散列值的匹配结果确定内存接口测试结果，包括：
将所述第一散列值与所述第二散列值进行匹配，判断是否相同；
若相同，则确定所述内存接口测试结果为正常；
若不相同，则确定所述内存接口测试结果为异常。


3.根据权利要求1所述的内存接口测试方法，其特征在于，还包括：
利用硬件电路对所述第一散列值进行记录。


4.根据权利要求1所述的内存接口测试方法，其特征在于，所述获取第一数据，包括：
按照递增生成规则或伪随机生成规则生成所述第一数据。


5.根据权利要求1至4任一项所述的内存接口测试方法，其特征在于，在所述根据所述地址序列通过所述内存接口从所述内存中读取第二数据之前，还包括：
利用当前时刻和数据写入时刻得到数据写入时长；
判断所述数据写入时长是否大于预设时长；
若大于所述预设时长，则执行所述根据所述地址序列通过所述内存接口从所述内存中读取第二数据，并生成所述第二数据对应的第二散列值的步骤。


6.根据权利要求1至4任一项所述的内存接口测试方法，其特征在于，在所述根据所述地址序列通过所述内存接口从所述内存中读取第二数据之前，还包括：
读取数据写入标志，判断所述数据写入标志是否...

【专利技术属性】
技术研发人员：陈贝，王硕，
申请(专利权)人：山东云海国创云计算装备产业创新中心有限公司，
类型：发明
国别省市：山东;37