基于FPGA的信号插值方法以及信号采集和回放方法技术

本申请涉及一种基于FPGA的信号插值方法和信号采集和回放方法。该基于FPGA的信号插值方法包括：获取输入的数字信号；将所述输入的数字信号复制为N个数字信号并输入N个基于FPGA的数字滤波模块，N是偶数，其中按照每两个滤波器的滤波器系数对称地构建的方式来构建所述N个基于FPGA的数字滤波模块；将滤波后的N个数字信号按照滤波器系数对称的每两个滤波器进行合并和差值处理以得到N个已处理的数字信号；以及，将N个已处理的数字信号进行并串转换以获得插值后的数字信号。这样，降低了FPGA的资源消耗。

Signal interpolation method and signal acquisition and playback method based on FPGA

【技术实现步骤摘要】
基于FPGA的信号插值方法以及信号采集和回放方法
本申请总的来说涉及信号处理
，更具体地涉及一种基于FPGA的信号插值方法、基于FPGA的信号采集和回放方法、电子设备和计算机可读存储介质。
技术介绍
模拟信号指的是用连续变化的物理量所表达的信息，如温度、湿度、压力、长度、电流、电压等等，通常又把模拟信号称为连续信号，它在一定的时间范围内可以有无限多个不同的取值。而数字信号指的是在取值上是离散的、不连续的信号。实际生产生活中的各种物理量，如摄相机摄下的图像、录音机录下的声音、车间控制室所记录的压力、流速、转速、湿度等都是模拟信号。数字信号是在模拟信号的基础上经过采样、量化和编码而形成的。具体地说，采样就是把输入的模拟信号按适当的时间间隔得到各个时刻的样本值，量化是把经采样测得的各个时刻的值用二进码制来表示，编码则是把量化生成的二进制数排列在一起形成顺序脉冲序列。在模拟信号的信号处理的很多领域中，都需要用到模拟信号数字采集并插值后模拟回放的方案，并且，该方案可以基于FPGA(Field－ProgrammableGateArray：现场可编程门阵列)实现。但是，在现有的基于FPGA实现的信号插值方法和信号采集和回放方法中，存在FPGA资源消耗大的问题。因此，期望提供一种改进的基于FPGA的信号插值方法和信号采集和回放方法。
技术实现思路
为了满足上述技术需求，提出了本申请。本申请的实施例提供了一种基于FPGA的信号插值方法和信号采集和回放方法，其通过按照每两个滤波器的滤波器系数对称地构建的方式来构建N个基于FPGA的数字滤波模块，并将滤波后的N个数字信号按照滤波器系数对称的每两个滤波器进行合并和差值处理，以降低FPGA的资源消耗。根据本申请的一方面，提供了一种基于FPGA的信号插值方法，包括：获取输入的数字信号；将所述输入的数字信号复制为N个数字信号并输入N个基于FPGA的数字滤波模块，N是偶数，其中按照每两个滤波器的滤波器系数对称地构建的方式来构建所述N个基于FPGA的数字滤波模块；将滤波后的N个数字信号按照滤波器系数对称的每两个滤波器进行合并和差值处理以得到N个已处理的数字信号；以及将N个已处理的数字信号进行并串转换以获得插值后的数字信号。在上述基于FPGA的信号插值方法中，N＝4。在上述基于FPGA的信号插值方法中，将对应于所述输入的数字信号的原型滤波器系数拆分为第一子滤波器系数、第二子滤波器系数、第三子滤波器系数和第四子滤波器系数；以及，所述4个基于FPGA的数字滤波模块的滤波器系数分别为第一子滤波器系数与第二子滤波器系数之和，第一子滤波器系数与第二子滤波器系数之差，第三子滤波器系数与第四子滤波器系数之和，和第三子滤波器系数与第四子滤波器系数之差。在上述基于FPGA的信号插值方法中，通过所述4个基于FPGA的数字滤波模块获得滤波后的第一子数字信号、第二子数字信号、第三子数字信号和第四子数字信号；以及，所述4个已处理的数字信号分别为所述第一子数字信号与所述第二子数字信号之和除以二，所述第一子数字信号与所述第二子数字信号之差除以二，所述第三子数字信号与所述第四子数字信号之和除以二，和所述第三子数字信号与所述第四子数字信号之差除以二。在上述基于FPGA的信号插值方法中，将对应于所述输入的数字信号的原型滤波器系数拆分为第一子滤波器系数、第二子滤波器系数、第三子滤波器系数和第四子滤波器系数；以及，所述4个基于FPGA的数字滤波模块的滤波器系数分别为第一子滤波器系数与第三子滤波器系数之和，第一子滤波器系数与第三子滤波器系数之差，第二子滤波器系数与第四子滤波器系数之和，和第二子滤波器系数与第四子滤波器系数之差。在上述基于FPGA的信号插值方法中，通过所述4个基于FPGA的数字滤波模块获得滤波后的第一子数字信号、第二子数字信号、第三子数字信号和第四子数字信号；以及，所述4个已处理的数字信号分别为所述第一子数字信号与所述第二子数字信号之和除以二，所述第三子数字信号与所述第四子数字信号之差除以二，所述第一子数字信号与所述第二子数字信号之差除以二，和所述第三子数字信号与所述第四子数字信号之差除以二。在上述基于FPGA的信号插值方法中，将对应于所述输入的数字信号的原型滤波器系数拆分为第一子滤波器系数、第二子滤波器系数、第三子滤波器系数和第四子滤波器系数；以及，所述4个基于FPGA的数字滤波模块的滤波器系数分别为第一子滤波器系数与第四子滤波器系数之和，第一子滤波器系数与第四子滤波器系数之差，第二子滤波器系数与第三子滤波器系数之和，和第二子滤波器系数与第三子滤波器系数之差。在上述基于FPGA的信号插值方法中，通过所述4个基于FPGA的数字滤波模块获得滤波后的第一子数字信号、第二子数字信号、第三子数字信号和第四子数字信号；以及，所述4个已处理的数字信号分别为所述第一子数字信号与所述第二子数字信号之和除以二，所述第三子数字信号与所述第四子数字信号之和除以二，所述第三子数字信号与所述第四子数字信号之差除以二，和所述第一子数字信号与所述第二子数字信号之差除以二。根据本申请的另一方面，提供了一种基于FPGA的信号采集和回放方法，包括：采集模拟信号并对其进行模数转换以获得输入的数字信号；通过如上所述的基于FPGA的信号插值方法对所述数字信号进行插值以获得插值后的数字信号；以及将所述插值后的数字信号进行数模转换以获得用于回放的模拟信号。根据本申请的再一方面，提供了一种电子设备，包括：处理器；以及，存储器，在所述存储器中存储有计算机程序指令，所述计算机程序指令在被所述处理器运行时使得所述处理器执行如上所述的基于FPGA的信号插值方法或者如上所述的基于FPGA的信号采集和回放方法。根据本申请的又一方面，提供了一种计算机可读存储介质，其上存储有计算机程序指令，当所述计算机程序指令被计算装置执行时，可操作来执行如上所述的基于FPGA的信号插值方法或者如上所述的基于FPGA的信号采集和回放方法。本申请提供的基于FPGA的信号插值方法和信号采集和回放方法，通过按照每两个滤波器的滤波器系数对称地构建的方式来构建N个基于FPGA的数字滤波模块，并将滤波后的N个数字信号按照滤波器系数对称的每两个滤波器进行合并和差值处理，可以通过滤波器的系数的对称设计来降低信号插值过程中FPGA的资源消耗。附图说明通过结合附图对本申请实施例进行更详细的描述，本申请的上述以及其他目的、特征和优势将变得更加明显。附图用来提供对本申请实施例的进一步理解，并且构成说明书的一部分，与本申请实施例一起用于解释本申请，并不构成对本申请的限制。在附图中，相同的参考标号通常代表相同部件或步骤。图1图示了现有的模拟信号采集并插值后回放的串行处理过程的处理架构的示意图。图2图示了现有的模拟信号采集并插值后回放的并行处理过程的处理架构的示意图。图3图示了根据本申请实施例的基于FPGA的信号插值方法的流本文档来自技高网...

【技术保护点】
1.一种基于FPGA的信号插值方法，其特征在于，包括：/n获取输入的数字信号；/n将所述输入的数字信号复制为N个数字信号并输入N个基于FPGA的数字滤波模块，N是偶数，其中按照每两个滤波器的滤波器系数对称地构建的方式来构建所述N个基于FPGA的数字滤波模块；/n将滤波后的N个数字信号按照滤波器系数对称的每两个滤波器进行合并和差值处理以得到N个已处理的数字信号；以及/n将N个已处理的数字信号进行并串转换以获得插值后的数字信号。/n

【技术特征摘要】
1.一种基于FPGA的信号插值方法，其特征在于，包括：
获取输入的数字信号；
将所述输入的数字信号复制为N个数字信号并输入N个基于FPGA的数字滤波模块，N是偶数，其中按照每两个滤波器的滤波器系数对称地构建的方式来构建所述N个基于FPGA的数字滤波模块；
将滤波后的N个数字信号按照滤波器系数对称的每两个滤波器进行合并和差值处理以得到N个已处理的数字信号；以及
将N个已处理的数字信号进行并串转换以获得插值后的数字信号。


2.根据权利要求1所述的基于FPGA的信号插值方法，其中，N＝4。


3.根据权利要求2所述的基于FPGA的信号插值方法，其中，
将对应于所述输入的数字信号的原型滤波器系数拆分为第一子滤波器系数、第二子滤波器系数、第三子滤波器系数和第四子滤波器系数；以及
所述4个基于FPGA的数字滤波模块的滤波器系数分别为第一子滤波器系数与第二子滤波器系数之和，第一子滤波器系数与第二子滤波器系数之差，第三子滤波器系数与第四子滤波器系数之和，和第三子滤波器系数与第四子滤波器系数之差。


4.根据权利要求3所述的基于FPGA的信号插值方法，其中，
通过所述4个基于FPGA的数字滤波模块获得滤波后的第一子数字信号、第二子数字信号、第三子数字信号和第四子数字信号；以及
所述4个已处理的数字信号分别为所述第一子数字信号与所述第二子数字信号之和除以二，所述第一子数字信号与所述第二子数字信号之差除以二，所述第三子数字信号与所述第四子数字信号之和除以二，和所述第三子数字信号与所述第四子数字信号之差除以二。


5.根据权利要求2所述的基于FPGA的信号插值方法，其中，
将对应于所述输入的数字信号的原型滤波器系数拆分为第一子滤波器系数、第二子滤波器系数、第三子滤波器系数和第四子滤波器系数；以及
所述4个基于FPGA的数字滤波模块的滤波器系数分别为第一子滤波器系数与第三子滤波器系数之和，第一子滤波器系数与第三子滤波器系数之差，第二子滤波器系数与第四子滤波器系数之和，和第二子滤波器系数与第四子滤波器系数之差。


6.根据权利要求5所述的基于FPGA的信号插值方法，其中，
通过所述4个基于FPGA的数字滤波模块获得滤波后的第一子数字信号、第二子数字信号、第...

【专利技术属性】
技术研发人员：王萌，吴天笑，孙恩元，李斌，王键，
申请(专利权)人：湖南艾科诺维科技有限公司，
类型：发明
国别省市：湖南;43