【技术实现步骤摘要】
一种利用FPGA实现多相电源相位及功率因数实时检测的IP核
本专利技术涉及电子
，尤其涉及一种利用FPGA实现多相电源相位及功率因数实时检测的IP核。
技术介绍
随着现在自动化控制技术、计算机技术、半导体技术的快速发展，电力电子技术迎来了新的发展机遇，电力电子设备越来越与我们的生活息息相关，大到国家电网的直流特高压输电，小到我们天天使用的手机充电头。为了衡量我们电力电子设备的优劣，就需要对电力电子设备的一系列的电能质量参数进行一系列的测量，其中功率因数是众多电能质量参数中的一个尤为重要的参数，比如在光伏发电系统中就需要对并网逆变器的输出功率因数进行实时检测，以便对光伏发电系统发出的电能进行实时调节，又比如在电网中经常用到的静止无功补偿装置(SVG)也需要对电网的功率因数进行实时检测，从而控制我们的静止无功补偿装置进行无功补偿使得电网稳定运行。因此检测功率因数在电力电子领域中拥有广泛而重要的应用，关于如何准确的检测功率因数具有重要的研究价值。目前大多数测量交流功率因数的做法是将ADC采样后的电压信号和电流信号通过...
【技术保护点】
1.一种利用FPGA实现多相电源相位及功率因数实时检测的IP核，其特征在于，包括以下步骤：/n(1)首先准确测出被测多相电源的电压周期，也能够测量电流，多相电源的电压和电流周期相同；/n(2)测量多相电源输出电压与电流之间的相位差；/n(3)将测得的周期数据和相位差数据通过Avalon读写总线送入NiosII CPU进行处理，从而计算出多相电源的相位差和功率因数。/n
【技术特征摘要】
1.一种利用FPGA实现多相电源相位及功率因数实时检测的IP核，其特征在于，包括以下步骤：
(1)首先准确测出被测多相电源的电压周期，也能够测量电流，多相电源的电压和电流周期相同；
(2)测量多相电源输出电压与电流之间的相位差；
(3)将测得的周期数据和相位差数据通过Avalon读写总线送入NiosIICPU进行处理，从而计算出多相电源的相位差和功率因数。
2.根据权利要求1所述的利用FPGA实现多相电源相位及功率因数实时检测的IP核，其特征在于：所述步骤(1)检测交流电源输出电压的周期中硬件描述语言实现等精度测频的具体步骤如下：
A：进行波形变换，要进行等精度测频，必须先要将待测信号Ugf变换成方波信号Ugr，然后通过测量方波信号Ugr的周期便得到待测信号Ugf的周期，其硬件描述语言为：assignUgr＝～Ugf[adc_clk-1]，其中Ugf为电信号的采样值，其位宽为adc_clk，Ugr的位宽为1；
B：利用always语句在每个clk上升沿或下降沿将方波信号Ugr延迟一个时钟周期，产生Ugr_delay信号；
C：定义一个计数器cnt2_T来测量方波信号Ugr的周期，当Ugr为高电平并且Ugr_delay为低电平时，使计数器cnt2_T清零，当不满足上述条件时使计数器cnt2_T开始自加1，当下一个Ugr为高电平并且Ugr_delay为低电平来临时使得计数器cnt2_T重新清零；当Ugr为低电平并且Ugr_delay为高电平，这时计数器cnt2_T计的数即为方波信号Ugr的半个周期，由于计数器cnt2_T数值一直在变化，所以这时将cnt2_T的值赋值给中间寄存器T_clk，这个时候寄存器T_clk寄存器的数值为方波信号Ugr的半个周期，所以再通过assign语句将寄存器T_clk的值的两倍赋给寄存器reg_T_clk,这时reg_T_clk寄存的值并不是真正的周期，需要进行进一步的转换，假设reg_T_clk寄存的值为Ns，时钟信号clk的周期为T，则方波信号Ugr的周期Ts为：
Ts＝Ns*T
通过上述公式可以看出方波信号Ugr的周期精度与IP核的时钟信号clk的频率有关，当clk的频率越大则方波信号Ugr的周期精度越高，通过改变clk的频率便可任意的改变测量Ugr的周期精度，因此方波信号Ugr的周期就是实际信号Ugf的周期。
3.根据权利要求1所述的利用FPGA实现多相电源相位及功率因数实时检测的IP核，其特征在于：所述步骤(2)中检测交流电源电压与电流之间的相位差具体包括以下步骤：
a：将送入的Iof和Ugf信号整成方波信号Ior和Ugr，如assignIor＝～Iof[adc_clk-1]，其中Iof和Ugf分别代表两路电信号的采样序列值，为adc_clk位的有符号值；
...
【专利技术属性】
技术研发人员：刘三军，陆铎文，朱黎，田相鹏，谭建军，黄勇，胡涛，
申请(专利权)人：湖北民族大学，恩施州师达电子信息科技有限公司，
类型：发明
国别省市：湖北;42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。