使用端点的PCIE根复合体消息中断产生方法技术

公开一种用于产生消息中断的方法和设备。在一个实施例中，所述方法包括将预定义数据模式写入到存储器系统中的预定源位置。一个或多个第一数据块也分别在一个或多个第一位置处存储于所述存储器系统中。在将所述一个或多个第一数据块存储于所述一个或多个第一源位置处之后，创建第一数据结构，所述第一数据结构包括分别映射到一个或多个第一目标地址的一个或多个第一源地址，以及映射到预定目标地址的预定源地址，其中所述一个或多个第一源地址分别对应于所述一个或多个第一源位置，并且其中所述预定源地址对应于预定源位置。DMA控制器能够使用所述第一数据结构来传递存储于所述一个或多个第一存储位置处的数据并且传递预定数据。

【技术实现步骤摘要】
使用端点的PCIE根复合体消息中断产生方法
本专利技术公开一种用于产生消息中断的方法和设备。
技术介绍
CPU可以传递数据。但是，CPU在传递数据时无法执行其它功能。直接存储器存取(Directmemoryaccess，DMA)是独立于CPU传递数据的方法，这同时允许CPU执行其它功能。在DMA数据传递结束时，通过中断通知CPU，使得CPU可以执行与数据传递有关的功能。中断可以通过中断控制器产生。
技术实现思路
根据本专利技术的第一方面，提供一种方法，包括：第一中央处理单元(CPU)创建第一数据结构，所述第一数据结构包括分别映射到一个或多个第一目标地址的一个或多个第一源地址，以及映射到预定目标地址的预定源地址，其中所述一个或多个第一源地址分别对应于存储器系统中的一个或多个第一源位置，一个或多个第一数据块分别存储于所述一个或多个第一源位置中，并且其中所述预定源地址对应于所述存储器系统中的预定源位置，预定义数据模式存储于所述预定源位置中；第一集成电路(IC)中的直接存储器存取(DMA)控制器参与DMA数据传递，其中所述DMA数据传递包括：分别将所述一个或多个第一数据块依序地复制到一个或多个第一目标存储位置，所述一个或多个第一目标存储位置分别对应于所述一个或多个第一目标地址，以及；在将所述一个或多个第一数据块依序地复制到所述一个或多个第一目标存储位置之后，将所述预定义数据模式复制到对应于所述预定目标地址的预定存储位置。在一个或多个实施例中，所述方法进一步包括在所述第一CPU创建所述第一数据结构之前，将所述预定义数据模式存储于所述存储器系统中的所述预定源位置中的动作。在一个或多个实施例中，所述预定目标存储位置包括与所述第一IC外部的中断控制器电路相关联的寄存器。在一个或多个实施例中，所述方法进一步包括所述中断控制器电路检测所述寄存器中的所述预定义数据模式，并且所述中断控制器电路响应于检测所述预定义数据模式而产生中断信号。在一个或多个实施例中，所述方法进一步包括第二CPU从所述中断控制器电路接收所述中断信号。在一个或多个实施例中，所述方法进一步包括响应于将所述预定义模式复制到所述寄存器的所述动作，第二CPU从所述中断控制器电路接收中断信号。在一个或多个实施例中，所述第一CPU包含在所述第一IC中，并且其中所述一个或多个第一存储位置处于所述第一IC外部。在一个或多个实施例中，所述第二CPU包含在第二且单独的IC中。在一个或多个实施例中，所述方法进一步包括：所述第一CPU创建第二数据结构，所述第二数据结构包括分别映射到一个或多个第二目标地址的一个或多个第二源地址，以及映射到所述预定目标地址的所述预定源地址，其中所述一个或多个第二源地址分别对应于所述存储器系统中的一个或多个第二源位置，一个或多个第二数据块分别存储于所述一个或多个第二源位置中；所述DMA控制器参与另一DMA数据传递，其中所述另一DMA数据传递包括：分别将所述一个或多个第二数据块依序地复制到一个或多个第二目标存储位置，所述一个或多个第二目标存储位置分别对应于所述一个或多个第二目标地址，以及；在将所述一个或多个第二数据块依序地复制到所述一个或多个第二目标存储位置之后，将所述预定数据模式复制到对应于所述预定目标地址的所述预定目标存储位置。根据本专利技术的第二方面，提供一种方法，包括：第一中央处理单元(CPU)将预定义数据模式写入到存储器系统中的预定源位置；将第一数据块分别存储于所述存储器系统中的第一源位置处；在将所述第一数据块存储于所述第一源位置处之后，所述第一CPU创建第一数据结构，所述第一数据结构包括分别映射到第一目标地址的第一源地址，以及映射到预定目标地址的预定源地址，其中所述第一源地址分别对应于所述第一源位置，并且其中所述预定源地址对应于所述预定源位置；使用所述第一源地址中的一个第一源地址编程直接存储器存取(DMA)控制器；在编程所述DMA控制器之后启动所述DMA控制器，以实现存储于所述第一源位置中的一个第一源位置处的数据的DMA传递，所述第一源位置中的所述一个第一源位置对应于所述第一源地址中的所述一个第一源地址；在存储于所述第一源存储位置中的所述一个第一源存储位置处的数据的所述DMA传递之后，使用所述预定源地址重新编程所述DMA控制器；在重新编程所述DMA控制器之后重新启动所述DMA控制器，以实现所述预定义数据模式的DMA传递。在一个或多个实施例中，所述预定义数据模式的所述DMA传递包括将所述预定义数据模式复制到与中断控制器电路相关联的寄存器。在一个或多个实施例中，所述方法进一步包括所述中断控制器电路检测所述寄存器中的所述预定义数据模式，并且所述中断控制器电路响应于检测所述预定义数据模式而产生中断信号。在一个或多个实施例中，所述方法进一步包括第二CPU从所述中断控制器电路接收所述中断信号。在一个或多个实施例中，所述方法进一步包括响应于将所述预定义模式复制到所述寄存器的动作，第二CPU从所述中断控制器电路接收中断信号。在一个或多个实施例中，所述第一CPU包含在第一集成电路(IC)中，并且其中所述一个或多个第一存储位置处于所述第一IC外部。在一个或多个实施例中，所述方法进一步包括：将第二数据块分别存储于所述存储器系统中的第二源位置处；在将所述第二数据块存储于所述第二源位置处之后，所述第一CPU创建第二数据结构，所述第二数据结构包括分别映射到第二目标地址的第二源地址，以及映射到所述预定目标地址的所述预定源地址，其中所述第二源地址分别对应于所述第二源位置；使用所述第二源地址中的一个第二源地址重新编程所述DMA控制器；在使用所述第二源地址中的所述一个第二源地址重新编程所述DMA控制器之后，重新启动所述DMA控制器以实现存储于所述第二源位置中的一个第二源位置处的数据的DMA传递，所述第二源位置中的所述一个第二源位置对应于所述第二源地址中的所述一个第二源地址；在存储于所述第二源位置中的所述一个第二源位置处的所述数据的所述DMA传递之后，再次使用所述预定源地址重新编程所述DMA控制器；在再次使用所述预定源地址重新编程所述DMA控制器之后，重新启动所述DMA控制器以实现所述预定义数据模式的DMA传递。根据本专利技术的第三方面，提供一种用于存储指令的非暂时性存储器，中央处理器单元(CPU)响应于执行所述指令而实施方法，所述方法包括：将预定义数据模式写入到预定源位置；在所述CPU将所述预定义数据模式写入到所述预定源位置之后，将一个或多个第一数据块分别存储于存储器系统中的一个或多个第一位置处；在将所述一个或多个第一数据块存储于所述一个或多个第一源位置处之后，创建第一数据结构，所述第一数据结构包括分别映射到一个或多个第一目标地址的一个或多个第一源地址，以及映射到预定目标地址的预定源地址，其中所述一个或多本文档来自技高网...

【技术保护点】
1.一种方法，其特征在于，包括：/n第一中央处理单元(CPU)创建第一数据结构，所述第一数据结构包括分别映射到一个或多个第一目标地址的一个或多个第一源地址，以及映射到预定目标地址的预定源地址，其中所述一个或多个第一源地址分别对应于存储器系统中的一个或多个第一源位置，一个或多个第一数据块分别存储于所述一个或多个第一源位置中，并且其中所述预定源地址对应于所述存储器系统中的预定源位置，预定义数据模式存储于所述预定源位置中；/n第一集成电路(IC)中的直接存储器存取(DMA)控制器参与DMA数据传递，其中所述DMA数据传递包括：/n分别将所述一个或多个第一数据块依序地复制到一个或多个第一目标存储位置，所述一个或多个第一目标存储位置分别对应于所述一个或多个第一目标地址，以及；/n在将所述一个或多个第一数据块依序地复制到所述一个或多个第一目标存储位置之后，将所述预定义数据模式复制到对应于所述预定目标地址的预定存储位置。/n

【技术特征摘要】
1.一种方法，其特征在于，包括：
第一中央处理单元(CPU)创建第一数据结构，所述第一数据结构包括分别映射到一个或多个第一目标地址的一个或多个第一源地址，以及映射到预定目标地址的预定源地址，其中所述一个或多个第一源地址分别对应于存储器系统中的一个或多个第一源位置，一个或多个第一数据块分别存储于所述一个或多个第一源位置中，并且其中所述预定源地址对应于所述存储器系统中的预定源位置，预定义数据模式存储于所述预定源位置中；
第一集成电路(IC)中的直接存储器存取(DMA)控制器参与DMA数据传递，其中所述DMA数据传递包括：
分别将所述一个或多个第一数据块依序地复制到一个或多个第一目标存储位置，所述一个或多个第一目标存储位置分别对应于所述一个或多个第一目标地址，以及；
在将所述一个或多个第一数据块依序地复制到所述一个或多个第一目标存储位置之后，将所述预定义数据模式复制到对应于所述预定目标地址的预定存储位置。


2.根据权利要求1所述的方法，其特征在于，进一步包括在所述第一CPU创建所述第一数据结构之前，将所述预定义数据模式存储于所述存储器系统中的所述预定源位置中的动作。


3.根据权利要求1所述的方法，其特征在于，所述预定目标存储位置包括与所述第一IC外部的中断控制器电路相关联的寄存器。


4.根据权利要求3所述的方法，其特征在于，进一步包括所述中断控制器电路检测所述寄存器中的所述预定义数据模式，并且所述中断控制器电路响应于检测所述预定义数据模式而产生中断信号。


5.根据权利要求4所述的方法，其特征在于，进一步包括第二CPU从所述中断控制器电路接收所述中断信号。


6.根据权利要求3所述的方法，其特征在于，进一步包括响应于将所述预定义模式复制到所述寄存器的所述动作，第二CPU从所述中断控制器电路接收中断信号。


7.根据权利要求1所述的方法，其特征在于，所述第一CPU包含在所述第一IC中，并且其中所述一个或多个第一存储位置处于所述第一IC外部。


8.根据权利要求1所述的方法，其特征在于，进一步包括：
所述第一CPU创建第二数据结构，所述第二数据结构包括分别映射到一个或多个第二目标地址的一个或多个第二源地址，以及映射到所述预定目标地址的所述预定源地址，其中所述一个或多个第二源地址分别对应于所述存储器系统中的一个或多个第二源位置，一个或多个第二数据块...

【专利技术属性】
技术研发人员：臧铁飞，胡鸣凯，刘岗，廉明欢，
申请(专利权)人：恩智浦美国有限公司，
类型：发明
国别省市：美国;US