一种中断管控方法及电子设备技术

本申请提供一种中断管控方法及电子设备，该方法包括：逻辑器件捕获任一外部设备发送的第一中断信号，基于第一中断信号在本地的中断状态寄存器为外部设备设置中断位，并通过中断引脚向I/O APIC发送第二中断信号；I/O APIC基于接收第二中断信号，向Local APIC发送第三中断信号，以由Local APIC向CPU转发第三中断信号；CPU基于第三中断信号中的I/O APIC标识和中断引脚标识确定出逻辑器件，清除逻辑器件的中断状态寄存器的中断位，基于中断位确定触发中断的外部设备，调用中断处理程序对外部设备进行处理。本申请在不提高硬件成本和PCB布线复杂度的情况下，有效地向CPU传递外部设备的中断。

【技术实现步骤摘要】
一种中断管控方法及电子设备
本申请涉及计算机
，特别涉及一种中断管控方法及电子设备。
技术介绍
存储系统硬件架构通常利用PCI-e(PeripheralComponentInterconnectExpress，高速串行计算机扩展总线标准)总线将存储设备的CPU(CentralProcessingUnit，中央处理器)互联起来。CPU与外部设备在事务处理上的同步通过中断来实现，当前常用的中断控制器分为LocalAPIC(AdvancedProgrammableInterruptController，高级可编程中断控制器)和I/OAPIC，LocalAPIC一般集成在CPU内部，而I/OAPIC一般集成在南桥芯片中。中断触发的形式包括消息传递触发和中断管脚触发，前者可通过MSI(MessageSignaledInterrupt，消息信号中断)和MSI-X来实现，即向指定地址写入数据以触发LocalAPIC产生中断信号；后者是将各PCI-e设备的中断引脚汇聚到I/OAPIC，PCI-e设备发送低电平信号至I/OAPIC，I/OAPIC将上述低电平信号传递至LocalAPIC，以触发LocalAPIC产生中断信号。一个功能完善的存储系统中会集成多种外部设备，用于执行不同的功能。如果外部设备不采用PCI-e总线与CPU互联，且外部设备与CPU之间没有专用信道或专用通信协议，则需将外部设备的中断管脚汇聚到I/OAPIC，然后以中断管脚触发的形式向CPU发起中断。不同的外部设备可能来自不同厂商，因此采用的中断触发方式不尽相同，通常可包括上升沿、下降沿、高电平和低电平等。在这种情况下，直接将外部设备的中断信号接到I/OAPIC可能无法使CPU正常进行中断处理。
技术实现思路
有鉴于此，本申请提供一种中断管控方法及电子设备，用于有效地管理外围设备的中断请求，在开销较小的情况下实现中断信号的管理。具体地，本申请是通过如下技术方案实现的：一种中断管控方法，应用于电子设备，所述电子设备包括CPU、LocalAPIC、I/OAPIC和逻辑器件，所述逻辑器件连接多个外部设备，所述多个外部设备的中断触发方式相同；所述逻辑器件通过所述I/OAPIC的中断引脚连接至所述I/OAPIC，包括：所述逻辑器件捕获任一外部设备发送的第一中断信号，基于所述第一中断信号在本地的中断状态寄存器为所述外部设备设置中断位，并通过所述中断引脚向所述I/OAPIC发送第二中断信号；所述I/OAPIC基于接收所述第二中断信号，向所述LocalAPIC发送第三中断信号，以由所述LocalAPIC向所述CPU转发所述第三中断信号；其中，所述第三中断信号携带所述I/OAPIC的标识和所述中断引脚的标识；所述CPU基于所述第三中断信号中的I/OAPIC标识和中断引脚标识确定出逻辑器件，清除所述逻辑器件的中断状态寄存器中的中断位，并基于所述中断位确定触发中断的外部设备，调用中断处理程序对所述外部设备进行处理。在所述中断管控方法中，所述第一中断信号包括上升沿触发信号或下降沿触发信号。在所述中断管控方法中，所述逻辑器件的中断状态寄存器中的比特位预先分配至各外部设备；所述基于所述第一中断信号在本地的中断状态寄存器为所述外部设备设置中断位，包括：根据接收所述第一中断信号的端口确定对应的外部设备，并确定本地的中断状态寄存器中该外部设备的多个比特位；从所述多个比特位中选择对应于上述第一中断信号的内容的比特位，并在该比特位上设置中断位。在所述中断管控方法中，所述基于所述中断位确定触发中断的外部设备，调用中断处理程序对所述外部设备进行处理，包括：所述基于所述中断位确定触发中断的外部设备和对应于该中断位的中断处理程序，并基于该中断处理程序对所述外部设备进行处理。在所述中断管控方法中，所述外部设备包括多种中断需求和对应于各中断需求的多种第一中断信号，所述逻辑器件包括对应于多种第一中断信号的第二中断信号；所述通过所述中断引脚向所述I/OAPIC发送第二中断信号，包括：基于所述第一中断信号确定对应的第二中断信号，通过所述中断引脚向所述I/OAPIC发送该第二中断信号。一种电子设备，所述电子设备包括CPU、LocalAPIC、I/OAPIC和逻辑器件，所述逻辑器件连接多个外部设备，所述多个外部设备的中断触发方式相同；所述逻辑器件通过所述I/OAPIC的中断引脚连接至所述I/OAPIC；所述逻辑器件，用于捕获任一外部设备发送的第一中断信号，基于所述第一中断信号在本地的中断状态寄存器为所述外部设备设置中断位，并通过所述中断引脚向所述I/OAPIC发送第二中断信号；所述I/OAPIC，用于基于接收所述第二中断信号，向所述LocalAPIC发送第三中断信号，以由所述LocalAPIC向所述CPU转发所述第三中断信号；其中，所述第三中断信号携带所述I/OAPIC的标识和所述中断引脚的标识；所述CPU，用于基于所述第三中断信号中的I/OAPIC标识和中断引脚标识确定出逻辑器件，清除所述逻辑器件的中断状态寄存器中的中断位，并基于所述中断位确定触发中断的外部设备，调用中断处理程序对所述外部设备进行处理。在所述电子设备中，所述第一中断信号包括上升沿触发信号或下降沿触发信号。在所述电子设备中，所述逻辑器件的中断状态寄存器中的比特位预先分配至各外部设备；所述逻辑器件，进一步用于根据接收所述第一中断信号的端口确定对应的外部设备，并确定本地的中断状态寄存器中该外部设备的多个比特位；从所述多个比特位中选择对应于上述第一中断信号的内容的比特位，并在该比特位上设置中断位。在所述电子设备中，所述CPU，进一步用于：所述基于所述中断位确定触发中断的外部设备和对应于该中断位的中断处理程序，并基于该中断处理程序对所述外部设备进行处理。在所述电子设备中，所述外部设备包括多种中断需求和对应于各中断需求的多种第一中断信号，所述逻辑器件包括对应于多种第一中断信号的第二中断信号；所述逻辑器件，进一步用于基于所述第一中断信号确定对应的第二中断信号，通过所述中断引脚向所述I/OAPIC发送该第二中断信号。在本申请技术方案中，对集成于电子设备的各外部设备的中断触发方式进行统一后，通过逻辑器件集中对上述外部设备的中断信号进行管理，在不提高硬件成本和PCB布线复杂度的情况下，有效地向CPU传递外部设备的中断，无需涉及中断共享，节省系统处理中断的开销；此外，通过修改I/OAPIC的中断引脚的中断触发条件，无需修改BIOS，避免BIOS修改及升级带来的风险。附图说明图1是本申请示出的一种系统拓扑结构示意图；图2是本申请示出的一种外部设备中断级联示意图；图3是本申请示出的一种电子设备的设备架构示意图；图4是本申请示出的一种中断管控方法的流程图。具体实施方式为了使本
的本文档来自技高网...

【技术保护点】
1.一种中断管控方法，应用于电子设备，所述电子设备包括CPU、Local APIC、I/O APIC和逻辑器件，所述逻辑器件连接多个外部设备，所述多个外部设备的中断触发方式相同；所述逻辑器件通过所述I/O APIC的中断引脚连接至所述I/O APIC，其特征在于，包括：/n所述逻辑器件捕获任一外部设备发送的第一中断信号，基于所述第一中断信号在本地的中断状态寄存器为所述外部设备设置中断位，并通过所述中断引脚向所述I/O APIC发送第二中断信号；/n所述I/O APIC基于接收所述第二中断信号，向所述Local APIC发送第三中断信号，以由所述Local APIC向所述CPU转发所述第三中断信号；其中，所述第三中断信号携带所述I/O APIC的标识和所述中断引脚的标识；/n所述CPU基于所述第三中断信号中的I/O APIC标识和中断引脚标识确定出逻辑器件，清除所述逻辑器件的中断状态寄存器中的中断位，并基于所述中断位确定触发中断的外部设备，调用中断处理程序对所述外部设备进行处理。/n

【技术特征摘要】
1.一种中断管控方法，应用于电子设备，所述电子设备包括CPU、LocalAPIC、I/OAPIC和逻辑器件，所述逻辑器件连接多个外部设备，所述多个外部设备的中断触发方式相同；所述逻辑器件通过所述I/OAPIC的中断引脚连接至所述I/OAPIC，其特征在于，包括：
所述逻辑器件捕获任一外部设备发送的第一中断信号，基于所述第一中断信号在本地的中断状态寄存器为所述外部设备设置中断位，并通过所述中断引脚向所述I/OAPIC发送第二中断信号；
所述I/OAPIC基于接收所述第二中断信号，向所述LocalAPIC发送第三中断信号，以由所述LocalAPIC向所述CPU转发所述第三中断信号；其中，所述第三中断信号携带所述I/OAPIC的标识和所述中断引脚的标识；
所述CPU基于所述第三中断信号中的I/OAPIC标识和中断引脚标识确定出逻辑器件，清除所述逻辑器件的中断状态寄存器中的中断位，并基于所述中断位确定触发中断的外部设备，调用中断处理程序对所述外部设备进行处理。


2.根据权利要求1所述的方法，其特征在于，所述第一中断信号包括上升沿触发信号或下降沿触发信号。


3.根据权利要求1所述的方法，其特征在于，所述逻辑器件的中断状态寄存器中的比特位预先分配至各外部设备；
所述基于所述第一中断信号在本地的中断状态寄存器为所述外部设备设置中断位，包括：
根据接收所述第一中断信号的端口确定对应的外部设备，并确定本地的中断状态寄存器中该外部设备的多个比特位；
从所述多个比特位中选择对应于上述第一中断信号的内容的比特位，并在该比特位上设置中断位。


4.根据权利要求1所述的方法，其特征在于，所述基于所述中断位确定触发中断的外部设备，调用中断处理程序对所述外部设备进行处理，包括：
所述基于所述中断位确定触发中断的外部设备和对应于该中断位的中断处理程序，并基于该中断处理程序对所述外部设备进行处理。


5.根据权利要求1所述的方法，其特征在于，所述外部设备包括多种中断需求和对应于各中断需求的多种第一中断信号，所述逻辑器件包括对应于多种第一中断信号的第二中断信号；
所述通过所述中断引脚向所述I/OAPIC发送第二中断信号，包括：
基于所述第一中断信号确定对...

【专利技术属性】
技术研发人员：陈凯杰，
申请(专利权)人：杭州宏杉科技股份有限公司，
类型：发明
国别省市：浙江;33