用于减少两级式存储器中的目录更新开销的混合式基于目录和监听的一致性制造技术

处理器包括：具有高速缓存的一个或多个核；高速缓存归属代理(CHA)；近存储器控制器，耦合至近存储器，并耦合至远存储器控制器，该近存储器控制器用于：从CHA接收针对存储器地址的第一存储器读取操作；在近存储器处检测针对第一存储器地址的未命中；将第二存储器读取操作发布到远存储器控制器，以从远存储器的存储器地址检取具有第一数据的高速缓存行；响应于第二存储器读取操作，从远存储器控制器接收高速缓存行；以及将高速缓存行发送到CHA，伴随着在CHA处的高速缓存行的目录状态的强制改变，该强制改变用于使CHA在远存储器中不存在目录状态的情况下监听远程插槽以维持针对高速缓存行的数据一致性。

【技术实现步骤摘要】
用于减少两级式存储器中的目录更新开销的混合式基于目录和监听的一致性
本公开关于维持基于高速缓存的存储器中的一致性，并且更具体地关于用于减少两级式存储器中的目录更新开销的混合式基于目录和监听的一致性。
技术介绍
两级式存储器(2LM)是用于将新的高容量非易失性存储器(NVM)技术启用为系统存储器的分层式存储器子系统。此类高容量NVM技术的示例被部署在加利福尼亚州圣克拉拉市的公司的三维(3D)XpointTM(3DXP)存储器中。虽然高容量NVM在等待时间和带宽(BW)方面显著地好于其他存储技术，但是在这两方面仍逊色于动态随机存取存储器(DRAM)。在2LM中，DRAM被用作在被称为远存储器(FM)的系统存储器前面的近存储器(NM)高速缓存，以滤除大多数引用而使其不去往系统存储器。以此方式，2LM存储器子系统缓解了对来自高容量NVM的低于DRAM性能的性能的显著的负面影响，同时仍利用高容量NVM的容量和成本益处。附图说明图1是根据各实施例的用于减少两级式存储器中的目录更新开销的混合式基于目录和监听的一致性的系统的框图本文档来自技高网...

【技术保护点】
1.一种处理器，包括：/n一个或多个核，每个核都包括高速缓存；/n高速缓存归属代理CHA，耦合至高速缓存；以及/n近存储器控制器，耦合至所述CHA，耦合至近存储器，并且耦合至远存储器控制器，其中，所述近存储器控制器用于：/n从所述CHA接收针对第一存储器地址的第一存储器读取操作；/n在所述近存储器处检测针对所述第一存储器地址的未命中；/n响应于检测到所述未命中，将第二存储器读取操作发布到所述远存储器控制器，以从远存储器的所述第一存储器地址检取包括第一数据的高速缓存行；/n响应于所述第二存储器读取操作的完成，从所述远存储器控制器接收所述高速缓存行；以及/n将所述高速缓存行发送到所述CHA，伴随着...

【技术特征摘要】
20190507 US 16/405,6911.一种处理器，包括：
一个或多个核，每个核都包括高速缓存；
高速缓存归属代理CHA，耦合至高速缓存；以及
近存储器控制器，耦合至所述CHA，耦合至近存储器，并且耦合至远存储器控制器，其中，所述近存储器控制器用于：
从所述CHA接收针对第一存储器地址的第一存储器读取操作；
在所述近存储器处检测针对所述第一存储器地址的未命中；
响应于检测到所述未命中，将第二存储器读取操作发布到所述远存储器控制器，以从远存储器的所述第一存储器地址检取包括第一数据的高速缓存行；
响应于所述第二存储器读取操作的完成，从所述远存储器控制器接收所述高速缓存行；以及
将所述高速缓存行发送到所述CHA，伴随着在所述CHA处的所述高速缓存行的目录状态的强制改变，所述强制改变用于使所述CHA在所述远存储器中不存在目录状态的情况下监听远程插槽以维持针对所述高速缓存行的数据一致性。


2.如权利要求1所述的处理器，进一步包括所述远存储器控制器，所述远存储器控制器用于：
响应于所述第二存储器读取操作，从所述远存储器检取所述高速缓存行；以及
将所述高速缓存行发送到所述近存储器控制器。


3.如权利要求1所述的处理器，其中，所述目录状态包括“任何”(A)状态，并且其中，所述CHA用于：在所述远存储器中不存在目录状态的情况下，对多插槽系统的所述远程插槽监听所述高速缓存行以维持针对所述高速缓存行的数据一致性。


4.如权利要求1所述的处理器，其中，所述近存储器控制器进一步用于：
将所述高速缓存行写入到所述近存储器；以及
将所述高速缓存行中的目录位更新为与所述第一存储器读取操作的读取操作码一致的目录状态。


5.如权利要求4所述的处理器，其中，被写入到所述近存储器的所述高速缓存行进一步包括元数据位对，所述元数据位对包括：
第一位，用于指示所述高速缓存行中的所述第一数据是否为脏；以及
第二位，用于指示所述目录位是否为脏。


6.如权利要求5所述的处理器，其中，为了驱逐所述高速缓存行，所述近存储器控制器进一步用于：
确定所述元数据位对中的所述第一位指示所述第一数据是干净的；以及
不发布将所述第一数据往回写入到所述远存储器的存储器写入操作。


7.如权利要求5所述的处理器，其中，所述近存储器控制器进一步用于：
从所述CHA接收定向到所述第一存储器地址的存储器写入操作；
确定所述存储器写入操作是仅目录写入还是包括数据写入；以及
响应于是仅目录写入，对所述元数据位对中的所述第二位置位而不对所述第一位置位，避免向所述远存储器的写回。


8.如权利要求7所述的处理器，其中，为了确定所述存储器写入操作是所述仅目录写入，所述近存储器控制器用于基于从所述近存储器读取的当前目录状态并基于在所述第一存储器读取操作中接收到的操作码来确定对所述目录位的更新是必要的，并且其中，所述近存储器控制器进一步用于清除所述元数据位对中的所述第二位以指示所述第一数据是干净的。


9.如权利要求7所述的处理器，其中，为了确定所述存储器写入操作是所述仅目录写入，所述近存储器控制器用于在来自所述CHA的所述存储器写入操作中接收所述仅目录写入的直接指示，其中，所述直接指示部分地基于由所述CHA响应于所述第一存储器读取操作而从所述近存储器控制器接收的、关于所述第一位指示所述第一数据是干净的先前指示。


10.一种方法，包括：
由处理系统的近存储器控制器从高速缓存归属代理CHA接收针对第一存储器地址的第一存储器读取操作；
由所述近存储器控制器在两级式存储器系统的近存储器处检测针对所述第一存储器地址的未命中；
由所述近存储器控制器响应于检测到所述未命中而将第二存储器读取操作发布到远存储器控制器，以从远存储器的所述第一存储器地址检取包括第一数据的高速缓存行；
由所述近存储器控制器响应于所述第二存储器读取操作的完成而从所述远存储器控制器接收所述高速缓存行；以及
由所述近存储器控制器将所述高速缓存行发送到所述CHA，伴随着在所述CHA处的所述高速缓存行的目录状态的强制改变，所述强制改变用于使所述CHA在所述远存储器中不存在目录状态的情况下监听远程插槽以维持针对所述高速缓存行的数据一致性。


11.如权利要求10所述的方法，其中，所述目录状态包括“任何”(A)状态，所述方法进一步包括：
由所述远存储器控制器响应于所述第二存储器读取操作而从所述远存储器检取所述高速缓存行；
由所述远存储器控制器将所述高速缓存行发送到所述近存储器控制器；以及
由所述CHA在所述远存储器中不存在目录状态的情况下对多插槽系统的所述远程插槽监听所述高速缓存行，以维持针对所述高速缓存行的数据一致性。


12.如权利要求10所述的方法，进一步包括：
由所述近存储器控制器将...

【专利技术属性】
技术研发人员：V·基塔，J·巴克斯特，S·P·穆拉利达拉，S·文卡特斯瓦兰，D·刘，N·辛格，B·法西姆，S·D·斯特姆，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US