提供了一种用于时钟和电压的自主安全性和功能安全性(FUSA)的装置。该装置可以包括：多路复用器，具有第一输出和第二输出，第一输出通信地耦合到引脚以接收管芯外部的第一时钟，并且第二输入耦合到耦合至分频器的输出；振荡器，提供第二时钟；以及计数器，耦合到多路复用器和振荡器的输出，其中该计数器以第二时钟操作并用于确定第一时钟的频率。该装置还可以包括：用于监测FUSA的(一个或多个)电压的电压监测器电路、用于FUSA的基准生成器、用于FUSA的占空比监测器、用于FUSA的频率劣化监测器、以及用于FUSA的相位误差劣化监测器。
【技术实现步骤摘要】
【国外来华专利技术】用于时钟和电压的自主安全性和功能安全的装置优先权声明本申请要求于2018年6月27日递交的题为“用于时钟和电压的自主安全性和功能安全的装置(APPARATUSFORAUTONOMOUSSECURTIYANDFUNCTIONALSAFETYOFCLOCKANDVOLTAGES)”的美国专利申请No.16/020,918的优先权，其全部内容通过引用合并于此。
技术介绍
随着计算设备(例如，笔记本电脑、平板电脑、智能手机、计算机、服务器、物联网等)成为用户的日常结构，硬件和软件的安全性至关重要。处理器的物理引脚上的信号可能被操纵而使处理器执行非预期的功能。例如，存储在非易失性存储器中供处理器内部使用的数据可能被未授权用户使用处理器的引脚上的不同信号来检索。同样地，在处理器上执行的软件可能使处理器的硬件执行未授权的功能(例如，降低锁相环的分频比)。尽管已经做出了许多努力来从计算设备减轻和/或去除软件病毒，但是对于熟练的黑客来说，硬件在很大程度上仍未受到保护。附图说明从以下给出的详细描述和本公开的各个实施例的附图将更全面地理解本公开的实施例，然而，不应将其视为将本公开限制于特定的实施例，而仅是为了解释和理解。图1示出了根据本公开的一些实施例的用于向处理器提供功能安全(FUSA)的时钟和电压监测器的高级架构。图2示出了根据一些实施例的示出高级架构的时序图的曲线图。图3示出了根据一些实施例的用于监测FUSA的时钟频率的窄范围单频振荡器。图4示出了根据一些实施例的用于监测FUSA的电压的电压监测器电路。图5示出了根据一些实施例的用于FUSA的基准生成器。图6示出了根据一些实施例的时钟架构，该时钟架构耦合到一个或多个性能监测电路以监测FUSA。图7示出了根据一些实施例的用于提供FUSA的基于并行前缀树架构的可扩展比较器。图8示出了根据一些实施例的用于FUSA的占空比监测器。图9A-B分别示出了根据一些实施例的用于FUSA的频率劣化监测器、以及示出了老化影响的曲线图。图10A示出了根据一些实施例的用于将基准时钟与反馈时钟进行比较并生成锁相指示符的电路。图10B示出了根据一些实施例的为了FUSA目的确定相位误差劣化的逻辑。图11示出了根据一些实施例的用于图1的架构的加电检测器。图12示出了根据本公开的一些实施例的具有改进FUSA的装置的智能设备或计算机系统或SoC(片上系统)。具体实施方式各种实施例描述了一种方法和装置，用于连续且准确地监测所有关注的外部和内部时钟频率以满足严格的安全性和功能安全(FUSA)要求。在一些实施例中，用于FUSA的装置在引导或熔断负载之前自主地监测外部电压和时钟参数。例如，独立于各种电路的任何微调或校准，装置监测外部电压和时钟参数，以识别并标记对外部电压和时钟参数的任何不期望变化。在一些实施例中，在一个集成解决方案中提供了组合的电压/时钟精确监测器以实现安全性和功能安全。一些实施例提供了监测器，这些监测器连续地跟踪关注的时钟频率和电压，并且如果超过最小和最大阈值、并在超过最小和最大阈值时，则将错误报告给一个或多个功能和安全性控制器。这些阈值可以按产品进行预编程，或在后续阶段进行编程。在一些实施例中，提供了非常窄频率范围的振荡器(例如，电感-电容(LC)高频谐振电路(tank))，其传送稳定的时钟以精确地监测和/或采样外部和/或内部时钟。在一些实施例中，提供了切换监测器，其检测外部时钟何时切换以接合监测器。在一些实施例中，提供电压基准生成器(例如，带隙(BG)电路)和稳压器(例如，低压差线性稳压器(lowdropoutregulator))以独立地生成FUSA监测器所需的内部电压。在一些实施例中，电压基准生成器和稳压器支持宽输入电源电压范围。还提供了内置的加电检测器(POD)以启用电源电压和基准电压生成。在一些实施例中，电压监测器持续跟踪电压并报告相对于设定阈值的任何变化。在一个这样的实施例中，为了安全性，在熔断负载之前使用硬件默认值，并且在启用微调或校准过程之前，可以应用针对功能安全的各种电路的微调或校准代码。在一些实施例中，可以通过重新调整下游电路的电路参数和逻辑来减轻监测器发现的一些或所有异常(例如，超频、外部参考时钟的频率变化、电源电压变化等)。例如，如果外部时钟的频率发生变化，则相应的锁相环(PLL)可能无法生成正确的时钟。为了解决这个问题，确定外部时钟频率，并对PLL分频比进行适当的改变以使PLL输出时钟保持在其预期的频率。在一些实施例中，提供了用于监测锁相环(PLL)的反馈时钟的装置。在一些实施例中，在监测反馈时钟之前通过分频器对反馈时钟进行分频，以提高监测器的精度。虽然参考监测PLL的反馈时钟描述了一些实施例，但是可以监测具有由已知参考时钟频率设置的已知频率的任何时钟。在一些实施例中，提供了FUSA控制器，其从关注的几个时钟当中旋转要监测的时钟，同时避免高速计数器/逻辑的复制。在一些实施例中，监测器用于具有BIST(内置自测)的HVM(高容量监测)，以在指定的锁定计时器之后内部地改变PLL时钟分频比。例如，各种实施例的监测器用于测试HDMI300+频率的精度，并且这显著减少了测试时间。在以下描述中，讨论了许多细节以提供对本公开的实施例的更透彻的解释。然而，对于本领域技术人员将明显的是，可以在没有这些具体细节的情况下实施本公开的实施例。在其他情形下，公知的结构和设备以框图形式示出而不是详细描述，以避免模糊本公开的实施例。要注意，在实施例的相应附图中，信号用线表示。一些线可以更粗以指示更多的组成信号路径，和/或在一端或多端具有箭头以指示主要信息流方向。这些指示不是意在进行限制。相反，这些线与一个或多个示例性实施例结合使用来促进更容易地理解电路或逻辑单元。如由设计需要和偏好所规定的，任何所表示的信号实际上可以包括可沿任一方向行进的一个或多个信号并且可采用任何适当类型的信号方案来实现。在整个说明书中和权利要求书中，术语“连接”指所连接的事物之间的直接连接(例如，电气、机械、或磁性连接)，而没有任何中间设备。术语“耦合”是指直接连接或间接连接，诸如所连接的事物之间的直接的电气、机械、或磁性连接、或者通过一个或多个无源或有源中间设备的间接连接。术语“相邻”在本文通常是指事物在另一事物附近(例如，紧靠或靠近它们之间的一个或多个事物)或与其相邻(例如，与其邻接)的位置。术语“电路”或“模块”可以指被布置为彼此合作以提供期望功能的一个或多个无源和/或有源组件。术语“信号”可以指至少一个电流信号、电压信号、磁信号、或数据/时钟信号。“一”、“一个”和“该”的含义包括复数引用。“在...中”的含义包括“在...中”和“在...上”。术语“缩放”通常是指将设计(示意图和布局)从一种工艺技术转换为另一种工艺技术，并随后减小布局面积。术语“缩放”通常还指缩小同一技术节点内的布局和器件的尺寸。术语“缩放”还可以指相对于另一参数(例如本文档来自技高网...
【技术保护点】
1.一种装置，包括：/n多路复用器，具有第一输入和第二输入，所述第一输入通信地耦合到引脚以接收管芯外部的第一时钟，并且所述第二输入耦合到分频器的输出；/n振荡器，提供第二时钟；以及/n计数器，耦合到所述多路复用器和所述振荡器的输出，其中，所述计数器以所述第二时钟操作并且确定所述第一时钟的频率。/n
【技术特征摘要】
【国外来华专利技术】20180627 US 16/020,9181.一种装置，包括：
多路复用器，具有第一输入和第二输入，所述第一输入通信地耦合到引脚以接收管芯外部的第一时钟，并且所述第二输入耦合到分频器的输出；
振荡器，提供第二时钟；以及
计数器，耦合到所述多路复用器和所述振荡器的输出，其中，所述计数器以所述第二时钟操作并且确定所述第一时钟的频率。
2.根据权利要求1所述的装置，包括：比较器，用于将所述计数器的输出与基准进行比较。
3.根据权利要求1所述的装置，其中，所述振荡器包括电感-电容谐振电路。
4.根据权利要求1至3中任一项所述的装置，包括：加电检测器，耦合到电源轨，其中，所述加电检测器用于确定所述电源轨上的电源何时与阈值交叉，并且其中，所述加电检测器的输出用于启用或禁用功能安全或安全性测试。
5.根据权利要求3所述的装置，包括：带隙基准电路，用于生成用于所述电感-电容谐振电路的基准电压。
6.根据权利要求5所述的装置，包括：低压差线性稳压器，用于接收所述基准电压并生成经稳压的电源。
7.根据权利要求1至3中任一项所述的装置，包括：电路，用于监测所述第一时钟的上升沿或下降沿，然后使所述计数器开始计数。
8.根据权利要求1至3中任一项所述的装置，其中，所述计数器是第一计数器，其中，所述多路复用器是第一多路复用器，其中，所述装置还包括：
第二计数器，用于以所述第二时钟操作；以及
第二多路复用器，用于从多个时钟源接收多个时钟，其中，所述多路复用器提供作为所述多个时钟中的一个时钟的输出，并且其中，所述多路复用器的输出被直接或间接地提供给所述第二计数器。
9.根据权利要求8所述的装置，包括：占空比监测器，用于监测多个锁相环中的单个锁相环的输出的占空比。
10.根据权利要求9所述的装置，包括：频率劣化监测器，用于监测所述单个锁相环的输出的频率。
11.根据权利要求9所述的装置，包括：相位误差检测器，用于检测相对于基准相位误差的所述单个锁相环的相位误差。<...
【专利技术属性】
技术研发人员：纳赛尔·库尔德，普拉文·摩萨利坎蒂，希普蒂·海格德，马克·L·内登加德，沃恩·J·格罗斯尼克，王琪，卡纳代·拉梅什，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。