改进高速缓存的快闪转换层中的垃圾收集效率的方案制造技术

多种应用可包含在其中管理存储器装置中的存储的设备和/或操作所述设备的方法。分配可包含进行垃圾收集程序以释放一或多个块。垃圾收集程序的执行可基于参照逻辑到物理映射表的两个表的操作，所述逻辑到物理映射表拆分成逻辑到物理映射表区以保存于所述存储器装置中。第一表可维持逻辑到物理映射表区的块中的有效页的计数。第二表可包含基于所述第一表中的条目识别所述垃圾收集程序中涉及的逻辑到物理映射表区的位。所述第二表的搜索可确定所述垃圾收集中涉及的逻辑到物理映射表区。

【技术实现步骤摘要】
【国外来华专利技术】改进高速缓存的快闪转换层中的垃圾收集效率的方案
技术介绍
存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器需要电力来维持其数据，且易失性存储器的实例包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)等等。非易失性存储器可在未被供电时保持所存储数据，且非易失性存储器的实例包含快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、静态RAM(SRAM)、可擦除可编程ROM(EPROM)、电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)、磁阻式随机存取存储器(MRAM)和三维(3D)XPointTM存储器等等。快闪存储器用作广泛范围的电子应用的非易失性存储器。快闪存储器装置通常包含允许高存储器密度、高可靠性和低功耗的单晶体管浮动栅极或电荷阱存储器单元的一或多个群组。两种常见类型的快闪存储器阵列架构包含NAND和NOR架构，所述架构以每一者的基本存储器单元配置所布置的逻辑形式来命名。存储器阵列的存储器单元通常布置成矩阵。在实例中，阵列的一行中的每一浮动栅极存储器单元的栅极耦合到存取线(例如，字线)。在NOR架构中，阵列的一列中的每一存储单元的漏极耦合到数据线(例如，位线)。在NAND架构中，阵列中的串中的存储器单元在源极线与位线之间源极到漏极地串联耦合在一起。NOR和NAND架构半导体存储器阵列均通过解码器来存取，所述解码器通过选择耦合到特定存储器单元的栅极的字线来激活特定存储器单元。在NOR架构半导体存储器阵列中，一旦被激活，选定存储器单元便使其数据值置于位线上，从而依据特定单元经编程的状态而使不同电流流动。在NAND架构的半导体存储器阵列中，将高偏压电压施加于漏极侧选择栅极(SGD)线。以指定传递电压(例如，Vpass)驱动耦合到每一群组的非所选存储器单元的栅极的字线，以使每一群组的非所选存储器单元作为传递晶体管操作(例如，以不受其所存储的数据值限制的方式传递电流)。电流随后从源极线穿过每个串联耦合的群组流动到位线，仅受每个群组中的所选择的存储器单元限制，从而将所选择的存储器单元的当前经编码数据值置于位线上。NOR或NAND架构半导体存储器阵列中的每一快闪存储器单元可单独地或共同地编程到一个或数个经编程状态。举例来说，单层级单元(SLC)可表示两个编程状态(例如，1或0)中的一个，从而表示一个数据位。然而，快闪存储器单元也可表示大于两个的经编程状态中的一个，从而允许制造较高密度的存储器而不增加存储器单元的数目，这是因为每一单元可表示大于一个的二进制数字(例如，大于一个位)。此类单元可被称为多状态存储器单元、多数字单元或多层级单元(MLC)。在某些实例中，MLC可指代每单元可存储两个数据位(例如，四个经编程状态中的一个)的存储器单元，三层级单元(TLC)可指代每单元可存储三个数据位(例如，八个经编程状态中的一个)的存储器单元，且四层级单元(QLC)可每单元存储四个数据位。MLC在本文中以其较广泛情形使用，以指代每单元可存储大于一个数据位(即，可表示大于两个经编程状态)的任何存储器单元。传统存储器阵列是布置于半导体衬底表面上的二维(2D)结构。为了针对给定面积增加存储器容量且减小成本，已减小单独存储器单元的大小。然而，个别存储器单元大小的减小存在技术限制，因此2D存储器阵列的存储器密度也存在技术限制。作为响应，正开发三维(3D)存储器结构，例如3DNAND架构半导体存储器装置，以进一步增大存储器密度且降低存储器成本。此类3DNAND装置通常包含存储单元串，其串联(例如，以漏极到源极方式)耦合于接近源极的一或多个源极侧选择栅极(SGS)与接近位线的一或多个漏极侧选择栅极(SGD)之间。在实例中，SGS或SGD可包含一或多个场效应晶体管(FET)或金属氧化物半导体(MOS)结构装置等。在一些实例中，所述串将竖直延伸通过含有相应字线的多个竖直间隔开的层。半导体结构(例如，多晶硅结构)可邻近于存储单元串延伸以形成用于所述串的存储单元的通道。在竖直串的实例中，多晶硅结构可呈竖直延伸柱的形式。在一些实例中，串可以“折叠”，并因此相对于U形支柱而布置。在其它实例中，多个竖直结构可堆叠于彼此上以形成存储单元串的堆叠阵列。存储器阵列或装置可组合在一起以形成存储器系统的存储体，例如固态驱动器(SSD)、通用快闪存储(UFSTM)装置、多媒体卡(MMC)固态存储装置、嵌入式MMC装置(eMMCTM)等。SSD尤其可用作计算机的主存储装置，其关于例如性能、大小、重量、强度、操作温度范围和功率消耗具有优于具有移动部件的传统硬盘驱动器的优点。举例来说，SSD可具有减少的寻道时间、时延或与磁盘驱动器相关联的其它延迟(例如，机电等)。SSD使用例如快闪存储器单元等非易失性存储器单元来避免内部电池电源要求，因此允许驱动器更为多功能且紧凑。SSD可包含若干存储器装置，包含若干裸片或逻辑单元(例如，逻辑单元数字或LUN)，且可包含执行操作存储器装置或与外部系统介接所需的逻辑功能的一或多个处理器或其它控制器。这种SSD可包含一或多个快闪存储器裸片，其上包含数个存储器阵列和外围电路系统。快闪存储器阵列可包含组织成数个物理页的数个存储器单元块。在许多实例中，SSD还会包含DRAM或SRAM(或其它形式的存储器裸片或其它存储器结构)。SSD可结合存储器操作从主机接收命令，所述存储器操作例如在存储器装置和主机之间传送数据(例如，用户数据和相关联的完整性数据，例如错误数据和地址数据等)的读取或写入操作，或从存储器装置擦除数据的擦除操作。一般来说，NAND装置结构提供在包含多个页的块层级处执行擦除操作的同时写入单个页的能力。用于NAND装置结构的垃圾收集(GC)程序是针对当NAND装置中的自由物理空间变低时恢复自由空间。垃圾收集通常包含将逻辑有效页从源块重新复制目的地块。可通过这类装置内的管理功能性的设计进步来实现对NAND装置结构的改进，包含对垃圾收集的改进。附图说明不一定按比例绘制的图式通过实例而非作为限制大体上说明本文件中论述的各种实施例。图1说明根据各种实施例的包含存储器装置的环境的实例。图2是根据各种实施例的三维NAND架构半导体存储器阵列的实例的示意图。图3是根据各种实施例的三维NAND架构半导体存储器阵列的实例的示意图。图4说明根据各种实施例的存储器模块的实例框图。图5是说明根据各种实施例的可在其上实施一或多个实施例的机器的实例的框图。图6说明根据各种实施例的响应于对NAND存储器装置的写入活动而更新与NAND存储器装置的快闪转换层相关联的两个表的实例。图7是根据各种实施例的管理存储器装置的实例方法的实施例的流程图。图8是根据各种实施例的管理存储器装置的实例方法的实施例的流程图。图9是根据各种实施例的管理NAND存储器装置的实例方法的实施例的流程图。图10是根据各种实施例本文档来自技高网...

【技术保护点】
1.一种方法，其包括：/n管理NAND存储器装置，所述NAND存储器装置具有布置成数个存储器单元块的存储器单元，每一块具有数个页，所述NAND存储器装置具有多个区，所述多个区中的每一区与所述区的相应逻辑到物理映射表相关联；/n响应于将数据写入到所述NAND存储器装置，更新第一表中的所述块中的一个的有效页计数，所述第一表与所述区中的一个和其相关联的逻辑到物理映射表相关联，所述第一表具有多个计数，其中所述第一表中的每一计数是每一块的所述区的有效页计数；/n基于所述数据的所述写入的状态，更新与所述第一表中的所述经更新计数对应并且与所述块对应的第二表，所述第二表具有用于所述第一表中的每一计数的位；和/n使用所述经更新第二表执行用于所述NAND存储器装置的垃圾收集程序，以识别与所述垃圾收集程序的执行中涉及的所述区相关联的逻辑到物理映射表。/n

【技术特征摘要】
【国外来华专利技术】1.一种方法，其包括：
管理NAND存储器装置，所述NAND存储器装置具有布置成数个存储器单元块的存储器单元，每一块具有数个页，所述NAND存储器装置具有多个区，所述多个区中的每一区与所述区的相应逻辑到物理映射表相关联；
响应于将数据写入到所述NAND存储器装置，更新第一表中的所述块中的一个的有效页计数，所述第一表与所述区中的一个和其相关联的逻辑到物理映射表相关联，所述第一表具有多个计数，其中所述第一表中的每一计数是每一块的所述区的有效页计数；
基于所述数据的所述写入的状态，更新与所述第一表中的所述经更新计数对应并且与所述块对应的第二表，所述第二表具有用于所述第一表中的每一计数的位；和
使用所述经更新第二表执行用于所述NAND存储器装置的垃圾收集程序，以识别与所述垃圾收集程序的执行中涉及的所述区相关联的逻辑到物理映射表。


2.根据权利要求1所述的方法，其中更新所述计数包含在第一次针对逻辑地址的写入是到所述块时，使所述计数递增，并且当针对所述逻辑地址的写入是到另一块时，使所述计数递减。


3.根据权利要求1所述的方法，其中所述方法包含在触发所述垃圾收集程序后，针对用于所述垃圾收集程序的所选源块，检查与所述源块相关的所述第二表以识别在所述垃圾收集程序中涉及哪些逻辑到物理映射表。


4.根据权利要求3所述的方法，其中所述方法包含搜索所述所识别的逻辑到物理映射表以找到有效页并且将所述找到的有效页写入到不同于所述源块的目的地块。


5.一种方法，其包括：
管理NAND存储器装置，所述NAND存储器装置具有布置成数个存储器单元块的存储器单元的存储器阵列，每一块具有数个页；
在写入到所述存储器阵列的逻辑地址后即刻更新所述数个块中的一块的有效页计数，其中所述逻辑地址与所述块相关联，在与存储于所述NAND存储器装置中的区中的逻辑到物理映射表对应并且与所述块对应的第一计数器表中更新所述计数；
基于所述写入到所述逻辑地址的状态，设置与所述经更新计数对应并且与所述第一计数器表的所述块对应的第二表中的位；和
使用所述第二表中的位组执行用于所述NAND存储器装置的垃圾收集程序。


6.根据权利要求5所述的方法，其中所述计数具有值零表示与所述计数对应的所述逻辑到物理映射表的所述块中的有效页的数目为零。


7.根据权利要求5所述的方法，其中更新所述计数包含在第一次写入到所述块的所述逻辑地址时，使所述计数递增，并且当写入到另一块中的所述逻辑地址时，使所述计数递减。


8.根据权利要求5所述的方法，其中执行所述垃圾收集过程包含：
选择用于所述垃圾收集程序的源块；
使用所述第二表中的所述位组，检查与所述源块相关联的所述第二表以识别哪些逻辑到物理映射表具有用于所述垃圾收集程序的有效页的映射；
将所述所识别的逻辑到物理映射表加载到随机存取存储器中；和
在所述随机存取存储器中搜索所述所识别的逻辑到物理映射表以找到用于写入到源垃圾收集块的所述有效页。


9.根据权利要求8所述的方法，其中所述方法包含反复进行以下操作：
检查所述第二表以识别具有用于所述垃圾收集程序的有效页的指示的另一逻辑到物理映射表；
将所述所识别的其它逻辑到物理映射表加载到所述随机存取存储器中；和
在所述随机存取存储器中搜索所述所识别的其它逻辑到物理映射表以找到用于写入到所述源垃圾收集块或另一源垃圾收集块的有效页。


10.根据权利要求5所述的方法，其中所述第二表划分成组块，且每一组块对应于所述数个块中的相应块。


11.一种方法，其包括：
响应于NAND存储器装置中的垃圾收集程序的触发，选择用于垃圾收集的所述NAND存储器装置的源块，所述NAND存储器装置布置成数个块，每一块具有数个页；
存取对应于所述源块的区有效性位图表，所述区有效性位图表结构化为与逻辑到物理映射表对应的表，每一逻辑到物理映射表存储于所述NAND存储器装置中的多个区中的一区中，所述区有效性位图表维持对在所述垃圾收集中是否涉及每一逻辑到物理映射表的指示；
识别所述区有效性位图表所指示的具有与一或多个有效页相关联的一或多个条目的逻辑到物理映射表；
将所述所识别的逻辑到物理映射表加载到随机存取存储器中；
在所述随机存取存储器中针对有效页搜索所述所识别的逻辑到物理映射表；和
将所述有效页加载到目的地块中，所述目的地块不同于所述源块。


12.根据权利要求11所述的方法，其中所述方法包含在将所述有效页加载到所述目...

【专利技术属性】
技术研发人员：段星辉，G·德利赛奥，L·F·德里西，G·费拉里，E·K·F·元，M·亚库洛，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US