用于时延测试的分布式机箱板卡间时钟同步系统及方法技术方案

本发明专利技术公开了一种用于时延测试的分布式机箱板卡间时钟同步系统及方法，其时钟同步系统包括n块板卡、机箱交换网络和SEDERS；n块板卡通过SEDERS和机箱交换网络通信连接；每块板卡之间均通过分布式机箱内部网络通信连接。本分布式机箱结构支持时钟校准功能，为分布式机箱中的各个板卡提供高精度的同步时钟，为网络设备时延测试提供精度保障。本发明专利技术提出的时钟同步方法消除了采用软件时钟同步方法时网络的不平稳性、网卡对信息包的缓存效应以及操作系统进程调度等对时钟同步精度的影响，为网络设备时延测试提供了十微妙级别的高精度时钟。

【技术实现步骤摘要】
用于时延测试的分布式机箱板卡间时钟同步系统及方法
本专利技术属于数据网络通信
，具体涉及一种用于时延测试的分布式机箱板卡间时钟同步系统及方法。
技术介绍
网络设备时延测试时将发送时间减去接受时间的计算时间间隔，存储转发或直通交换的时延单位数量级都很小，实际测试时对测试设备的时钟要求较高，因此要求发送端和接收端必须有精确的时钟同步。对于单板卡的机箱，发送和接收可以使用相同的时钟源，不需要进行时钟同步。在分布式机箱中，发送端和接收端可能位于不同的板卡中，因此就需要不同的板卡必须要精确的时钟同步。PTP(PrecisionTimeProtocol)协议是IEEE-1588中定义的一种精密时钟同步协议，PTP协议主要针对于相对本地化和网络化的系统，子网较好，内部组件相对稳定的环境设计的。由于PTP协议实现简单，占用的网络和计算资源少等优点使其广泛应用于分布式系统中。PTP协议可以采用硬件实现，也可以采用软件实现。当采用硬件实现时可以达到纳秒级的精度，采用软件实现时通常可以达到毫秒级的精度。当在网络中采用软件实现亚毫秒的精度时，存在多种因素的影响造成了时间同步的不可靠。包括网络的不平稳性、网卡对信息包的缓存效应以及操作系统进程调度的影响，这些因素通常不可预测并且无法控制，造成时钟同步最终的失效，从而导致测试出的时延误差较大。
技术实现思路
本专利技术的目的是为了解决现有时钟同步方法不足的问题，提出了一种用于时延测试的分布式机箱板卡间时钟同步系统及方法。本专利技术的技术方案是：一种用于时延测试的分布式机箱板卡间时钟同步系统包括n块板卡、机箱交换网络和SEDERS；n块板卡通过SEDERS和机箱交换网络通信连接；每块板卡之间均通过分布式机箱内部网络通信连接。本专利技术的有益效果是：本分布式机箱结构包括多块板卡，板卡间通过机箱内部交换网络互联，板卡和机箱交换网络之间通过SEDERS相连。网卡芯片中包含精度大于微秒级的网卡时钟，同时该时钟支持时钟校准功能，为分布式机箱中的各个板卡提供高精度的同步时钟，为网络设备时延测试提供精度保障。进一步地，每块板卡的内部结构相同，均包括CPU和网卡芯片；CPU内置CPU时钟；网卡芯片支持IEEE1588协议且内置网卡时钟；CPU和网卡芯片通信连接；网卡芯片通过SEDERS和机箱交换网络通信连接。上述进一步方案的有益效果是：在本专利技术中，分布式机箱中各个板卡的CPU上可运行时钟同步程序，主板卡和从板卡之间用于进行时钟同步。基于以上系统，本专利技术还提出一种用于时延测试的分布式机箱板卡间时钟同步方法，包括以下步骤：S1：对各个板卡的时钟同步程序进行协商，确定主板卡和从板卡；S2：对主CPU时钟和主网卡时钟进行校准；S3：将校准后的主CPU时钟和主网卡时钟进行同步；S4：对主网卡时钟和从网卡时钟进行校准；S5：将校准后的主网卡时钟和从网卡时钟进行同步；S6：对主CPU时钟和从CPU时钟进行同步，完成分布式机箱板卡间时钟同步。本专利技术的有益效果是：本专利技术提出的时钟同步方法消除了采用软件时钟同步方法时网络的不平稳性、网卡对信息包的缓存效应以及操作系统进程调度等对时钟同步精度的影响，为网络设备时延测试提供了十微妙级别的高精度时钟。进一步地，步骤S1中，主板卡内设置有主CPU时钟和主网卡时钟，从板卡内设置有从CPU时钟和从网卡时钟。进一步地，步骤S2包括以下子步骤：S21：将主网卡的时钟计数器清零，完成主网卡时钟的初始化；S22：通过汇编指令读取主CPU时钟的第一时间戳T1和初始化后主网卡时钟的第一时间戳T2；S23：在间隔10μs后，通过汇编指令再次读取主CPU时钟的第二时间戳T3和主网卡时钟的第二时间戳T4；S23：根据主CPU时钟的第一时间戳为T1、主网卡时钟的第一时间戳为T2、主CPU时钟的第二时间戳为T3和主网卡时钟的第二时间戳为T4计算主CPU时钟和主网卡时钟的偏差值T，其计算公式为：T＝[(T3－T1)－(T4－T2)]/(T3-T1)；S24：将主CPU时钟和主网卡时钟的偏差值T写入校准寄存器，完成主CPU时钟和主网卡时钟的校准。进一步地步骤S3中，同步校准后的主CPU时钟和主网卡时钟的方法为：读取主CPU的时间戳，并将其写入主网卡时钟计数器中，完成主CPU时钟和主网卡时钟的同步。上述进一步方案的有益效果是：在本专利技术中，使用CPU上的软件时钟同步程序读取主CPU的时间戳，主CPU时钟和主网卡时钟对于时钟同步程序来说都是可以直接访问的，便于完成其同步。进一步地，步骤S4包括以下子步骤：S41：利用主板卡向从板卡发送PTPSYNC报文，并记录第一发送时间戳T5；S42：利用从板卡接收PTPSYNC报文，并记录第一接收时间戳T6；S43：利用主板卡向从板卡发送携带有第一发送时间戳T5的PTPFOLLOW_UP报文；S44：利用从板卡接收PTPFOLLOW_UP报文，并保存PTPFOLLOW_UP报文的第一发送时间戳T5；S45：利用主板卡再次向从板卡发送PTPSYNC报文，并记录再次发送时间戳T7；S46：利用从板卡再次接收PTPSYNC报文，并记录再次接收时间戳T8；S47：利用主板卡再次向从板卡发送携带有再次发送时间戳T7的PTPFOLLOW_UP报文；S48：利用从板卡再次接收PTPFOLLOW_UP报文，并保存PTPFOLLOW_UP报文的再次接收时间戳T8；S49：根据第一发送时间戳T5、第一接收时间戳T6、再次发送时间戳T7和再次接收时间戳T8计算主从网卡时钟的第一偏差值T′，其计算公式为：T′＝[(T7－T5)－(T8－T6)]/(T7-T5)；S410：将主从网卡时钟的第一偏差值T′写入从网卡校准寄存器，完成主网卡时钟和从网卡时钟的校准。上述进一步方案的有益效果是：在本专利技术中，从板卡得到了T1、T2、T3和T4四个时间戳，(T3–T1)–(T4–T2)即为从网卡时钟在(T3–T1)时间内与主网卡时钟的偏差值，便于完成主从网卡时钟的校准。本专利技术中设计主从板卡进行报文交互时，报文的收发时间戳都是在网卡芯片中记录的，这样做消除了网卡对信息包的缓存效应以及操作系统进程调度的影响，极大的提升了时钟同步的精度。进一步地，步骤S5包括以下子步骤：S51：利用主板卡向从板卡发送PTPSYNC报文，并记录第二发送时间戳T9；S52：利用从板卡接收PTPSYNC报文，并记录第二接收时间戳T10；S53：利用主板卡向从板卡发送携带了第二发送时间戳T9的PTPFOLLOW_UP报文；S54：利用从板卡接收PTPFOLLOW_UP报文，并保存PTPFOLLOW_UP报文的第发送二时间戳T9；S55：利用从板卡发送PTPDELAY报文，并记录第三发送时间戳T11；S56：利用主板卡接本文档来自技高网...

【技术保护点】
1.一种用于时延测试的分布式机箱板卡间时钟同步系统，其特征在于，包括n块板卡(1)、机箱交换网络(2)和SEDERS(3)；/n所述n块板卡(1)通过SEDERS(3)和机箱交换网络(2)通信连接；每块所述板卡(1)之间均通过分布式机箱内部网络通信连接。/n

【技术特征摘要】
1.一种用于时延测试的分布式机箱板卡间时钟同步系统，其特征在于，包括n块板卡(1)、机箱交换网络(2)和SEDERS(3)；
所述n块板卡(1)通过SEDERS(3)和机箱交换网络(2)通信连接；每块所述板卡(1)之间均通过分布式机箱内部网络通信连接。


2.根据权利要求1所述的用于时延测试的分布式机箱板卡间时钟同步系统，其特征在于，每块所述板卡(1)的内部结构相同，均包括CPU和网卡芯片；所述CPU内置CPU时钟；所述网卡芯片支持IEEE1588协议且内置网卡时钟；
所述CPU和网卡芯片通信连接；所述网卡芯片通过SEDERS(3)和机箱交换网络(2)通信连接。


3.一种用于时延测试的分布式机箱板卡间时钟同步方法，其特征在于，包括以下步骤：
S1：对各个板卡的时钟同步程序进行协商，确定主板卡和从板卡；
S2：对主CPU时钟和主网卡时钟进行校准；
S3：将校准后的主CPU时钟和主网卡时钟进行同步；
S4：对主网卡时钟和从网卡时钟进行校准；
S5：将校准后的主网卡时钟和从网卡时钟进行同步；
S6：对主CPU时钟和从CPU时钟进行同步，完成分布式机箱板卡间时钟同步。


4.根据权利要求3所述的用于时延测试的分布式机箱板卡间时钟同步方法，其特征在于，所述步骤S1中，主板卡内设置有主CPU时钟和主网卡时钟，从板卡内设置有从CPU时钟和从网卡时钟。


5.根据权利要求3所述的用于时延测试的分布式机箱板卡间时钟同步方法，其特征在于，所述步骤S2包括以下子步骤：
S21：将主网卡的时钟计数器清零，完成主网卡时钟的初始化；
S22：通过汇编指令读取主CPU时钟的第一时间戳T1和初始化后主网卡时钟的第一时间戳T2；
S23：在间隔10μs后，通过汇编指令再次读取主CPU时钟的第二时间戳T3和主网卡时钟的第二时间戳T4；
S23：根据主CPU时钟的第一时间戳为T1、主网卡时钟的第一时间戳为T2、主CPU时钟的第二时间戳为T3和主网卡时钟的第二时间戳为T4计算主CPU时钟和主网卡时钟的偏差值T，其计算公式为：
T＝[(T3－T1)－(T4－T2)]/(T3-T1)；
S24：将主CPU时钟和主网卡时钟的偏差值T写入校准寄存器，完成主CPU时钟和主网卡时钟的校准。


6.根据权利要求3所述的用于时延测试的分布式机箱板卡间时钟同步方法，其特征在于，所述步骤S3中，同步校准后的主CPU时钟和主网卡时钟的方法为：读取主CPU的时间戳，并将其写入主网卡时钟计数器中，完成主CPU时钟和主网卡时钟的同步。


7.根据权利要求3所述的用于时延测试的分布式机箱板卡间时钟同步方法，其特征在于，所述步骤S4包括以下子步骤：
S41：利用主板卡向从板卡发送PTPSYNC报文，并记录第一发送时间戳T5；
S42：利用从板卡...

【专利技术属性】
技术研发人员：詹晋川，郭杨平，赵金晶，庞玲，周志远，
申请(专利权)人：深圳市风云实业有限公司，
类型：发明
国别省市：广东;44