一种基于四输入比较器的超低功耗逐次逼近型模数转换器制造技术

本发明专利技术涉及低功耗集成电路技术领域，一种基于四输入比较器的超低功耗逐次逼近型模数转换器，包括两个两倍自举采样保持（S/H）开关、两个可变精度二进制电容DAC阵列、两个C‑2C电容DAC阵列、一个四输入亚阈值动态比较器、一个异步SAR控制逻辑电路；所述两个两倍自举采样保持（S/H）开关将输入差分模拟信号采样至可变精度二进制MSB‑split电容DAC阵列的上极板；所述两个可变精度二进制电容DAC阵列和两个C‑2C电容DAC阵列由单位电容并联构成。本发明专利技术采用两倍自举采样保持（S/H）开关，在采样过程中保持了电阻值的恒定，提高了线性度的同时也提高了ADC整体的精度。

【技术实现步骤摘要】
一种基于四输入比较器的超低功耗逐次逼近型模数转换器
本专利技术涉及低功耗集成电路
，尤其涉及一种应用于便携式传感器芯片的基于四输入比较器的超低功耗逐次逼近型（SAR）模数转换器（ADC）。
技术介绍
随着集成电路工艺尺寸的不断减小使得片上系统(SoC)也向着低功耗的方向发展，这对ADC的性能提出了更为严格的要求。而其中的逐次逼近寄存器型（SAR）模数转换器（ADC）在生物电子和便携式传感器等低功耗领域大放异彩。工艺尺寸的进步在快速推动数字电路发展的同时也增加了高性能模拟电路的设计难度。作为应用最为广泛的一种ADC类型，逐次逼近寄存器型（SAR）模数转换器（ADC）具有结构简单、功耗低、面积小等优点，在纳米级CMOS工艺下既面临着挑战也充满了机遇。超低电源电压的应用下，系统和电路通常可以由能量受限的电池或小尺寸的能量收集设备来供电，因此模拟电路的性能以及设备的寿命面临着诸多挑战。因此，在这些应用中设计高能效的系统结构和电路是非常有必要的。工艺尺寸的缩小可以显著的降低SARADC中数字部分的功耗，因此ADC整体功耗中占据主导地位的是由本文档来自技高网...

【技术保护点】
1.一种基于四输入比较器的超低功耗逐次逼近型模数转换器，其特征在于：包括两个两倍自举采样保持S/H开关、两个可变精度二进制电容DAC阵列、两个C-2C电容DAC阵列、一个四输入亚阈值动态比较器、一个异步SAR控制逻辑电路；所述两个两倍自举采样保持S/H开关将输入差分模拟信号采样至可变精度二进制电容DAC阵列的上极板；所述两个可变精度二进制电容DAC阵列和两个C-2C电容DAC阵列由单位电容并联构成，通过异步SAR控制逻辑电路实现数字信号到模拟信号的转换过程；所述四输入亚阈值动态比较器比较两个可变精度二进制电容DAC阵列的上极板电压V

【技术特征摘要】
1.一种基于四输入比较器的超低功耗逐次逼近型模数转换器，其特征在于：包括两个两倍自举采样保持S/H开关、两个可变精度二进制电容DAC阵列、两个C-2C电容DAC阵列、一个四输入亚阈值动态比较器、一个异步SAR控制逻辑电路；所述两个两倍自举采样保持S/H开关将输入差分模拟信号采样至可变精度二进制电容DAC阵列的上极板；所述两个可变精度二进制电容DAC阵列和两个C-2C电容DAC阵列由单位电容并联构成，通过异步SAR控制逻辑电路实现数字信号到模拟信号的转换过程；所述四输入亚阈值动态比较器比较两个可变精度二进制电容DAC阵列的上极板电压Vp和Vn以及两个C-2C电容DAC阵列电压Vp+VDACp和Vn+VDACn，其输出异步SAR控制逻辑电路，所述异步SAR控制逻辑电路产生控制信号，控制电容DAC阵列中的连接开关以及电容下极板电平的切换。


2.如权利要求1所述的基于四输入比较器的超低功耗逐次逼近型模数转换器，其特征在于：所述可变精度二进制电容DAC阵列，在采样阶段，连接电容阵列DACPH上极板和电容阵列DACPL上极板的开关Sp2以及连接电容阵列DACNH上极板和电容阵列DACNL上极板的开关Sn2闭合，可变精度二进制电容DAC阵列中的所有电容的上极板对模拟信号进行采样，可变精度二进制电容DAC阵列中的所有电容下极板连接Vcm；在转换阶段，四输入亚阈值动态比较器对可变精度二进制电容DAC阵列DACPL和DACNL上极板电压Vp和Vn进行比较得到最高位数字码D1，MSB代表最高位数字码，可以用D1表示，MSB-1代表次高位数字码，可以用D2表示，依此类推D3~D7分别代表对应位数字码，输入信号Vip＞Vin与Vin＞Vip的工作原理相同，故此处我们只对Vip＞Vin这一种情况进行详细的分析，根据最高位比较结果，Vp＞Vn则表示最高位D1=1，将正端一侧电容阵列DACPL的下极板切换为GND，DACNL的下极板保持不变，然后四输入亚阈值动态比较器再次进行比较得到第二位D2，根据第二位的比较结果，当Vp＞Vn表示次高位D2=1，将正端一侧电容阵列DACPH最高位电容切换到GND，负端一侧电容阵列DACNL下极板切换到Vref，DACNH的最高位电容下极板切换到Vref，然后开关Sp2和Sn2闭合，当Vp＜Vn则表示次高位D2=0，将正端一侧电容阵列DACPL的下极板电压切换为Vcm，DACPH的最高位电容下极板切换GND，负端一侧电容阵列DACNH的最高为电容下极板切换到Vref，然后开关Sp2和Sn2闭合，然后比较器再次进行比较得到第三位D3，根据第三位比较结果，当Vp＞Vn表示D3=1，将正端一侧电容阵列DACPH次高位电容下极板切换到GND，负端一侧电容阵列DACNH次高位电容下极板切换到Vref，当Vp＜Vn则表示D3=0，将正端一侧电容阵列DACPH次高位电容下极板切换到Vref，负端一侧电容阵列DACNH次高位电容下极板切换到GND，然后比较器再次进行比较得到第四位D4，其余位可以类推产生，直到得到D6，当Vp＞Vn表示D6=1，将负端一侧DACNH的最低位电容下极板切换到Vref，当Vp＜Vn则表示D6=0，将正端一侧DACPH的最低位电容下极板切换到Vref，然后比较器再次进行比较得到第七位D7，此时电容阵列DACPL和DACPH的上极板以及DACNL和DACNH的上极板的最终电平将会分别保留在Vp、Vn端。


3.如权利要求2所述的基于四输入比较器的超低功耗逐次逼近型模数转换器，其特征在于：所述C-2C电容DAC阵列，在采样阶段，连接开关Sn1和Sp1保持闭合以使C-2C电容DAC阵列的上极板连接到Vcm，同时C-2C电容阵列中下极板也连接到Vcm，在转换阶段，当最高位D1=1时，连接开关Sn1将保持闭合，使得VDACN一侧的C-2C电容DAC阵列不参与整个转换工作，而连接开关Sp1断开，使得VDACP一侧的C-2C电容DAC阵列参与细量化过程，当D7=1时，则C-2C电容DAC阵列中的2C电容下极板由Vcm切换到地，否则若D7=0，则2C电容下极板电平由Vcm切换为Vref，比较器进行比较得到D8，依次类推得到D9、D10。


4.如权利要求1所述的基于四输入比较器的超低功耗逐次逼近型模数转换器，其特征在于：所述两倍自举采样保持（S/H）开关包括：4个PMOS管、9个NMOS管、2个电容，NMOS管M1的源极接地，NMOS管M1的漏极连接电容C1的负极和NMOS管M9的漏极，NMOS管M1的栅极与PMOS管M3的栅极相连，接采样时钟信号CLK的反向信号CLKS，NMOS管M9的栅极连接PMOS管M3的漏极、PMOS管M2的栅极、NMOS管M4的漏极、电容C2的负极，NMOS管M9的源极连接输入信号VIN、NMOS管M11的源极、NMOS管M10的漏极，PMOS管M3的源极连接电容C1的正极和PMOS管M2的漏极和...

【专利技术属性】
技术研发人员：蔡觉平，李欣宇，陈腾腾，苏柏文，张玉鑫，温凯林，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61