一种混合型静电放电保护电路、芯片以及集成电路制造技术

技术编号:26176962 阅读:35 留言:0更新日期:2020-10-31 14:18
本发明专利技术涉及集成电路设计技术领域,公开了一种混合型静电放电保护电路、芯片以及集成电路,所述混合型静电放电保护电路包括:分压电路,电性连接于待分压引脚;电压检测电路,电性连接于所述分压电路,用于检测所述分压电路上的静电电荷的电压,并在所述电压大于预设定的安全电压阈值时,输出电荷泄放指令;以及电荷泄放开关,电性连接于所述电压检测电路,用于响应于所述电荷泄放指令,被开启以泄放所述静电电荷。该混合型静电放电保护电路克服了现有技术中无法达到很好的静电防护效果。

【技术实现步骤摘要】
一种混合型静电放电保护电路、芯片以及集成电路
本专利技术涉及集成电路设计
,具体地,涉及一种混合型静电放电保护电路、芯片以及集成电路。
技术介绍
随着现代集成电路的发展,特征尺寸越来越小,氧化层越来越薄,工作电压越来越低,工作频率越来越高,集成度越来越高,成本越来越低以及先进工艺的使用,从而造成芯片承受静电的能力也日趋降低。静电通常瞬间电压非常高(>几千伏),所以这种损伤是毁灭性和永久性的,会造成电路直接烧毁。然而静电不会因此而减小,所以研究深亚微米工艺下,静电放电(ESD,Electro-Staticdischarge)的保护非常有意义,几乎所有的芯片设计都要克服静电击穿问题。当技术进入纳米范畴时,伴随着静电放电保护电路而来的挑战变得日益复杂。为了克服纳米ESD挑战,人们必须了解在很高的电流密度、高温瞬变下半导体器件的行为。因此寻找在这特定技术中合适的ESD解决方案就必须从器件的层次上开始。静电放电通常全都是在芯片输入端的焊盘旁边,将外界的静电第一时间泄放掉,达到保护芯片内部电路的目的。图1是一种常见静电放本文档来自技高网...

【技术保护点】
1.一种混合型静电放电保护电路,其特征在于,所述混合型静电放电保护电路包括:/n分压电路,电性连接于待分压引脚;/n电压检测电路,电性连接于所述分压电路,用于检测所述分压电路上的静电电荷的电压,并在所述电压大于预设定的安全电压阈值时,输出电荷泄放指令;以及/n电荷泄放开关,电性连接于所述电压检测电路,用于响应于所述电荷泄放指令,被开启以泄放所述静电电荷。/n

【技术特征摘要】
1.一种混合型静电放电保护电路,其特征在于,所述混合型静电放电保护电路包括:
分压电路,电性连接于待分压引脚;
电压检测电路,电性连接于所述分压电路,用于检测所述分压电路上的静电电荷的电压,并在所述电压大于预设定的安全电压阈值时,输出电荷泄放指令;以及
电荷泄放开关,电性连接于所述电压检测电路,用于响应于所述电荷泄放指令,被开启以泄放所述静电电荷。


2.根据权利要求1所述的混合型静电放电保护电路,其特征在于,所述分压电路包括:二极管和电阻串,其中:
所述待分压引脚通过所述电阻串连接于所述电压检测电路;以及
所述二极管连接于所述电阻串,并连接于所述分压引脚,以对所述待分压引脚上的静电电荷的电压进行限幅。


3.根据权利要求1所述的混合型静电放电保护电路,其特征在于,所述电压检测电路包括依次连接的第一晶体管和第一电阻,其中:
所述晶体管在所述分压电路上的静电电荷的电压大于预设定的安全电压阈值时,被导通以在所述第一电阻上产生压降后,使得所述电荷泄放开关被开启。

【专利技术属性】
技术研发人员:蔡俊黄继颇杨维党朝
申请(专利权)人:安徽赛腾微电子有限公司上海赛鹰微电子有限公司
类型:发明
国别省市:安徽;34

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1