三维电容制造技术

本公开涉及一种三维电容，属于半导体技术领域，其占用面积小，能够极大地提高芯片上面积利用率。一种三维电容，包括：衬底；位于所述衬底中的通孔；位于所述通孔的内壁和所述衬底的表面上的图形化的第一电极层，所述第一电极层包括由二维材料形成的电极层；位于所述第一电极层上的绝缘介质层；以及位于所述绝缘介质层上的第二电极层。

【技术实现步骤摘要】
三维电容
本公开涉及半导体
，具体地，涉及一种三维电容。
技术介绍
随着半导体器件特征尺寸的进一步等比例缩小，传统的半导体器件将达到尺寸的极限。三维集成已经成为集成电路重要发展方向之一，但是随着集成器件和芯片的种类和数目越来越多，三维集成系统对于芯片上面积的需求越来越大，但系统中还存在很多占用面积较大的元素，因此，如何减小这些元素的占用面积是亟需解决的问题。
技术实现思路
本公开的目的是提供一种三维电容，其占用面积小，能够极大地提高芯片上面积利用率。根据本公开的第一实施例，提供一种三维电容，包括：衬底；位于所述衬底中的通孔；位于所述通孔的内壁和所述衬底的表面上的图形化的第一电极层，所述第一电极层包括由二维材料形成的电极层；位于所述第一电极层上的绝缘介质层；以及位于所述绝缘介质层上的第二电极层。可选地，所述衬底为高阻硅衬底、玻璃衬底和有机基板衬底中的一者。可选地，所述二维材料为纳米薄膜材料、超晶格材料和量子阱材料中的至少一者。可选地，所述绝缘介质层由SiO2/SiN、HfO2、TiO2或P本文档来自技高网...

【技术保护点】
1.一种三维电容，其特征在于，包括：/n衬底；/n位于所述衬底中的通孔；/n位于所述通孔的内壁和所述衬底的表面上的图形化的第一电极层，所述第一电极层包括由二维材料形成的电极层；/n位于所述第一电极层上的绝缘介质层；以及/n位于所述绝缘介质层上的第二电极层。/n

【技术特征摘要】
1.一种三维电容，其特征在于，包括：
衬底；
位于所述衬底中的通孔；
位于所述通孔的内壁和所述衬底的表面上的图形化的第一电极层，所述第一电极层包括由二维材料形成的电极层；
位于所述第一电极层上的绝缘介质层；以及
位于所述绝缘介质层上的第二电极层。


2.根据权利要求1所述的三维电容，其特征在于，所述衬底为高阻硅衬底、玻璃衬底和有机基板衬底中的一者。


3.根据权利要求1所述的三维电容，其特征在于，所述二维材料为纳米薄膜材料、超晶格材料和量子阱材料中的至少一者。


4.根据权利要求1所述的三维电容，其特征在于，所述绝缘介质层由SiO2/SiN、HfO2、TiO2或PbZr0.52Ti0.48O3形成。


5.根据权利要求1所述的三维电容，其特征在于，...

【专利技术属性】
技术研发人员：张卫，刘子玉，陈琳，孙清清，
申请(专利权)人：复旦大学，
类型：发明
国别省市：上海;31