运算装置制造方法及图纸

本公开涉及一种运算装置。所述运算装置可以包括处理器、内存控制器、存储单元以及多个运算节点，其中，处理器用于接收输入指令，内存控制器用于加载操作数到存储单元，运算节点用于根据输入指令以及操作数执行输入指令以实现输入指令对应的操作数。根据本公开的运算装置可以提高运算效率。

Arithmetic device

【技术实现步骤摘要】
运算装置
本公开涉及信息处理
，尤其涉及一种运算装置。
技术介绍
在人工智能
，神经网络算法是最近非常流行的一种机器学习算法，在各种领域中都取得了非常好的效果，比如图像识别，语音识别，自然语言处理等。随着神经网络算法的发展，算法的复杂度也越来越高，为了提高识别度，模型的规模也在逐渐增大。用GPU和CPU处理起这些大规模的模型，要花费大量的计算时间，并且耗电量很大。
技术实现思路
有鉴于此，本公开提出了一种运算装置，通过多层迭代的方式构建运算装置的层级架构，该运算装置的每个运算节点的结构是相同的，不同层的运算节点、不同规模的计算机上都具有相同的编程接口和指令集架构，能够执行相同格式的程序，简化用户编程的复杂性，且运算装置的扩展或者程序在不同运算装置之间的移植都非常容易。根据本公开的一方面，提供了一种运算装置，包括：至少两层运算节点，每一个运算节点包括内存组件、处理器以及下一层运算节点；对于任意一个运算节点，所述任意一个运算节点中的处理器用于对所述任意一个运算节点的输入指令进行分解，获得并行子指令，并本文档来自技高网...

【技术保护点】
1.一种运算装置，其特征在于，包括：至少两层运算节点，每一个运算节点包括内存组件、处理器以及下一层运算节点；/n对于任意一个运算节点，所述任意一个运算节点中的处理器用于对所述任意一个运算节点的输入指令进行分解，获得并行子指令，并将并行子指令发送给所述任意一个运算节点的下一层运算节点；/n所述任意一个运算节点还用于从上一层运算节点的内存组件中加载执行所述并行子指令需要的操作数到所述任意一个运算节点的内存组件，以使所述任意一个运算节点的下一层运算节点根据所述操作数并行执行所述并行子指令。/n

【技术特征摘要】
20190427 CN 20191034702701.一种运算装置，其特征在于，包括：至少两层运算节点，每一个运算节点包括内存组件、处理器以及下一层运算节点；
对于任意一个运算节点，所述任意一个运算节点中的处理器用于对所述任意一个运算节点的输入指令进行分解，获得并行子指令，并将并行子指令发送给所述任意一个运算节点的下一层运算节点；
所述任意一个运算节点还用于从上一层运算节点的内存组件中加载执行所述并行子指令需要的操作数到所述任意一个运算节点的内存组件，以使所述任意一个运算节点的下一层运算节点根据所述操作数并行执行所述并行子指令。


2.根据权利要求1所述的运算装置，其特征在于，所述任意一个运算节点还包括：内存控制器，
所述任意一个运算节点的内存组件与所述任意一个运算节点的上一层运算节点和下一层运算节点的内存组件之间连接有数据通路，所述内存控制器连接所述数据通路，控制所述数据通路将输入指令的操作数从一个内存组件送往另一个内存组件。


3.根据权利要求2所述的运算装置，其特征在于，所述处理器包括：串行分解器、并行分解器以及译码器，所述内存控制器连接所述串行分解器和所述译码器；
其中，所述串行分解器用于根据所述任意一个运算节点的内存组件的容量、以及所述输入指令需要的内存容量，对所述输入指令进行串行分解得到串行子指令；
所述译码器用于对所述串行子指令进行译码处理后发送给所述并行分解器、并根据串行子指令向所述内存控制器发送控制信号，所述内存控制器根据所述控制信号从上一层运算节点的内存组件中加载执行所述串行子指令需要的操作数到所述任意一个运算节点的内存组件；
所述并行分解器用于根据所述下一层运算节点的数量，对译码后的串行子指令进行并行分解得到并行子指令，并将并行子指令发送给所述下一层运算节点，以使所述下一层运算节点根据所述操作数执行并行子指令。


4.根据权利要求3所述的运算装置，其特征在于，若所述输入指令需要的内存大于所述任意一个运算节点的内存组件的容量，则所述串行分解器根据所述输入指令需要的内存和所述任意一个运算节点的内存组件的容量，对所述输入指令进行串行分解得到串行子指令。


5.根据权利要求2-4任意...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：中科寒武纪科技股份有限公司，
类型：发明
国别省市：北京;11