芯片架构制造技术

本发明专利技术提供一种芯片架构，包括：接口模块，包括数据通道控制模块以及指令通道控制模块；外部储存器接口模块，配置成获取待测图像，并储存至外部储存器；特征输入模块，配置成获取所述待测图像；卷积模块，配置成获取所述待测图像，基于所述待测图像及卷积权重进行卷积计算，获得卷积输出；处理模块，配置成获取所述卷积输出，并对所述卷积输出进行处理，所述卷积模块和所述处理模块级联；特征输出模块，配置成获得经处理后的卷积输出，并通过所述外部储存器接口模块储存至所述外部储存器；以及总控模块，配置成获取卷积神经网络计算参数，以对所述卷积模块和所述处理模块进行控制。本发明专利技术提供的芯片架构加速图像卷积的计算。

【技术实现步骤摘要】
芯片架构
本专利技术涉及卷积神经网络领域，尤其涉及一种芯片架构。
技术介绍
卷积神经网络(ConvolutionalNeuralNetwork,CNN)是一种前馈神经网络，它的人工神经元可以响应一部分覆盖范围内的周围单元，对于大型图像处理有出色表现。它包括卷积层(convolutionallayer)和池化层(poolinglayer)。卷积神经网络已广泛应用于图像分类、物体识别、目标追踪。如何通过芯片架构的设计，提高图像卷积计算的速度，是本领域技术人员亟待解决的问题。
技术实现思路
本专利技术为了克服上述现有技术存在的缺陷，提供一种芯片架构，用以加速图像卷积的计算。根据本专利技术的一个方面，提供一种芯片架构，包括：接口模块，包括数据通道控制模块以及指令通道控制模块，分别配置成控制数据通道和指令通道；外部储存器接口模块，配置成自所述接口模块的数据通道获取待测图像，并储存至外部储存器；特征输入模块，配置成自所述外部储存器接口模块获取所述待测图像；卷积模块，配置成自所述特征输入模块获取所述待测图像，基于所述待测图像及卷积权重进行卷积计算，获得卷积输出；处理模块，配置成自所述卷积模块获取所述卷积输出，并对所述卷积输出进行处理，所述卷积模块和所述处理模块级联；特征输出模块，配置成自所述处理模块获得经处理后的卷积输出，并通过所述外部储存器接口模块储存至所述外部储存器；以及总控模块，配置成获取卷积神经网络计算参数，以对所述卷积模块和所述处理模块进行控制，并获取所述芯片架构各模块的执行状态以与所述指令通道进行交互。在本专利技术的一些实施例中，所述外部储存器接口模块还配置成自所述接口模块的数据通道获取所述卷积权重以及所述卷积神经网络计算参数，并储存至外部储存器。在本专利技术的一些实施例中，所述指令通道控制模块还配置成：控制寄存器列表的配置，所述寄存器列表包括第一部分寄存器和第二部分寄存器，所述第一部分寄存器支持上位机进行读写，所述第一部分寄存器中至少部分寄存器用于所述芯片架构的配置，所述第二部分寄存器仅支持上位机进行读取，所述第二部分寄存器用于监控所述芯片架构各模块的执行状态。在本专利技术的一些实施例中，所述第一部分寄存器中最后一位为计算触发位，以触发所述卷积模块和所述处理模块对一待测图像进行处理；当该待测图像处理完成并储存至所述外部储存器时，所述总控模块通过所述接口模块向所述上位机上报中断信息。在本专利技术的一些实施例中，所述指令通道控制模块还配置成：通过所述寄存器列表的第一部分寄存器，接收上位机发送的复位指令，并将所述复位指令发送至所述总控模块，以通过所述总控模块使所述卷积模块和所述处理模块按序复位。在本专利技术的一些实施例中，所述总控模块包括：参数缓存模块，配置成通过所述特征输入模块通过所述外部储存器接口模块自所述外部储存器获取所述卷积神经网络计算参数进行缓存；计算控制模块，配置成根据至少部分所述卷积神经网络计算参数使能所述卷积模块和所述处理模块中的功能。在本专利技术的一些实施例中，所述特征输入模块按乒乓读取，通过所述外部储存器接口模块自所述外部储存器读取待测图像以及卷积权重。在本专利技术的一些实施例中，当应用至多层卷积计算时，所述特征输出模块通过所述外部储存器接口模块储存至所述外部储存器的经处理后的卷积输出作为下一层卷积计算的待测图像。在本专利技术的一些实施例中，当所述外部储存器接口模块开始自所述接口模块的数据通道获取下一待测图像，并储存至外部储存器的同时，所述卷积模块、所述处理模块、所述总控模块开始对当前待测图像进行处理。相比现有技术，本专利技术的优势在于：通过芯片架构设计中，总控模块对于级联的卷积模块和处理模块的控制，加速图像的卷积计算和卷积输出的处理。附图说明通过参照附图详细描述其示例实施方式，本专利技术的上述和其它特征及优点将变得更加明显。图1示出了根据本专利技术实施例的芯片架构的结构示意图；图2示出了根据本专利技术实施例的处理模块的结构示意图；图3示出了根据本专利技术实施例的应用于尺寸为5*5的卷积核的一卷积组的示意图；图4示出了根据本专利技术实施例的卷积模块的示意图；图5示出了根据本专利技术具体实施例的芯片架构处理图像的时序图；。具体实施方式现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。为了解决现有技术的缺陷，本专利技术提供一种处理模块。下面将结合图2对本专利技术提供的处理模块进行进一步地描述。首先参见图1，图1示出了根据本专利技术实施例的芯片架构20的结构示意图。芯片架构20包括接口模块210、外部储存器接口模块240、特征输入模块230、卷积模块250、处理模块260、特征输出模块270以及总控模块220。接口模块210包括数据通道控制模块212以及指令通道控制模块211，分别配置成控制数据通道和指令通道。外部储存器接口模块240配置成自所述接口模块210的数据通道获取待测图像，并储存至外部储存器。特征输入模块230配置成自所述外部储存器接口模块240获取所述待测图像。卷积模块250配置成自所述特征输入模块230获取所述待测图像，基于所述待测图像及卷积权重进行卷积计算，获得卷积输出。处理模块260配置成自所述卷积模块250获取所述卷积输出，并对所述卷积输出进行处理，所述卷积模块250和所述处理模块260级联。特征输出模块270配置成自所述处理模块260获得经处理后的卷积输出，并通过所述外部储存器接口模块240储存至所述外部储存器。总控模块270配置成获取卷积神经网络计算参数，以对所述卷积模块250和所述处理模块260进行控制，并获取所述芯片架构各模块的执行状态以与所述指令通道进行交互。具体而言，在图1中，空心宽箭头代表着高位宽的数据通道和接口，外部存储相关的数据通道一般为高位宽(诸如512位)。其余片内流水线内部互联总线有更高的位宽。实心黑色箭头统一表示指令，参数，中断等低位宽信号的通道。具体而言，在本专利技术的各个实施例中，通过上位机控制所述芯片架构20对待测图像进行卷积计算。首先，上位机根据用户输入、预存于上位机或通过其它方式计算获得卷积神经网络模型中每层的卷积神经网络计算参数、每层卷积计算所需的权重数据以本文档来自技高网...

【技术保护点】
1.一种芯片架构，其特征在于，包括：/n接口模块，包括数据通道控制模块以及指令通道控制模块，分别配置成控制数据通道和指令通道；/n外部储存器接口模块，配置成自所述接口模块的数据通道获取待测图像，并储存至外部储存器；/n特征输入模块，配置成自所述外部储存器接口模块获取所述待测图像；/n卷积模块，配置成自所述特征输入模块获取所述待测图像，基于所述待测图像及卷积权重进行卷积计算，获得卷积输出；/n处理模块，配置成自所述卷积模块获取所述卷积输出，并对所述卷积输出进行处理，所述卷积模块和所述处理模块级联；/n特征输出模块，配置成自所述处理模块获得经处理后的卷积输出，并通过所述外部储存器接口模块储存至所述外部储存器；以及/n总控模块，配置成获取卷积神经网络计算参数，以对所述卷积模块和所述处理模块进行控制，并获取所述芯片架构各模块的执行状态以与所述指令通道进行交互。/n

【技术特征摘要】
1.一种芯片架构，其特征在于，包括：
接口模块，包括数据通道控制模块以及指令通道控制模块，分别配置成控制数据通道和指令通道；
外部储存器接口模块，配置成自所述接口模块的数据通道获取待测图像，并储存至外部储存器；
特征输入模块，配置成自所述外部储存器接口模块获取所述待测图像；
卷积模块，配置成自所述特征输入模块获取所述待测图像，基于所述待测图像及卷积权重进行卷积计算，获得卷积输出；
处理模块，配置成自所述卷积模块获取所述卷积输出，并对所述卷积输出进行处理，所述卷积模块和所述处理模块级联；
特征输出模块，配置成自所述处理模块获得经处理后的卷积输出，并通过所述外部储存器接口模块储存至所述外部储存器；以及
总控模块，配置成获取卷积神经网络计算参数，以对所述卷积模块和所述处理模块进行控制，并获取所述芯片架构各模块的执行状态以与所述指令通道进行交互。


2.如权利要求1所述的芯片架构，其特征在于，所述外部储存器接口模块还配置成自所述接口模块的数据通道获取所述卷积权重以及所述卷积神经网络计算参数，并储存至外部储存器。


3.如权利要求2所述的芯片架构，其特征在于，所述指令通道控制模块还配置成：
控制寄存器列表的配置，所述寄存器列表包括第一部分寄存器和第二部分寄存器，所述第一部分寄存器支持上位机进行读写，所述第一部分寄存器中至少部分寄存器用于所述芯片架构的配置，所述第二部分寄存器仅支持上位机进行读取，所述第二部分寄存器用于监控所述芯片架构各模块的执行状态。


4.如权利要求3所述的芯片架构，其特征在于，所述第一部分寄存器中最后一位...

【专利技术属性】
技术研发人员：谭黎敏，宋捷，桑迟，
申请(专利权)人：上海西井信息科技有限公司，
类型：发明
国别省市：上海;31