芯片验证方法和系统，及存储介质技术方案

本申请实施例公开了一种芯片验证方法和系统、及存储介质，所述方法包括：响应于来自芯片的请求信息，根据请求信息生成请求数据包；将请求数据包缓存至第一存储区域；通过执行测试用例，从第一存储区域获取请求数据包，并经由预设访问接口访问第二存储区域，从第二存储区域获取请求数据包对应的应答数据包；其中，预设访问接口为全局接口；将应答数据包发送至芯片，以验证芯片的数据处理能力。

Chip verification method and system, and storage medium

【技术实现步骤摘要】
芯片验证方法和系统，及存储介质
本专利技术涉及芯片测试
，尤其涉及一种芯片验证方法和系统，及存储介质。
技术介绍
随着集成电路的飞速发展，芯片规模的增大，芯片设计中的验证工作也变得更加艰巨，已成为流程中开销最大的工作，占整个设计周期的比例越来越大。验证的工作量已经占到整个集成电路(System-on-a-Chip，SOC)芯片研发的70％到80％。因此，如何有效的进行芯片测试验证已变得至关重要。目前，在人工智能
，基于卷积神经网络(ConvolutionalNeuralNetworks，CNN)的人工智能芯片主要通过人工智能核心模块(AICore)进行CNN运算，从而实现人工智能加速。具体的，人工智能核心模块需要主动从核外存储单元不断搬运特征，权重，偏移等数据。基于这样的人工智能核心模块设计，验证人员常采用一被动事务单元外挂在人工智能模块主动接口上的方式来进行人工智能芯片的验证处理，两者配合工作，相互验证。然而，现有的芯片验证方式验证过程操作复杂，且可配置性及可重用性较低，难以实现高效的芯片验证。专利本文档来自技高网...

【技术保护点】
1.一种芯片验证方法，其特征在于，所述方法包括：/n响应于来自芯片的请求信息，根据所述请求信息生成请求数据包；/n将所述请求数据包缓存至第一存储区域；/n通过执行测试用例，从所述第一存储区域获取所述请求数据包，并经由预设访问接口访问第二存储区域，从所述第二存储区域获取所述请求数据包对应的应答数据包；其中，所述预设访问接口为全局接口；/n将所述应答数据包发送至所述芯片，以验证所述芯片的数据处理能力。/n

【技术特征摘要】
1.一种芯片验证方法，其特征在于，所述方法包括：
响应于来自芯片的请求信息，根据所述请求信息生成请求数据包；
将所述请求数据包缓存至第一存储区域；
通过执行测试用例，从所述第一存储区域获取所述请求数据包，并经由预设访问接口访问第二存储区域，从所述第二存储区域获取所述请求数据包对应的应答数据包；其中，所述预设访问接口为全局接口；
将所述应答数据包发送至所述芯片，以验证所述芯片的数据处理能力。


2.根据权利要求1所述的方法，其特征在于，所述经由预设访问接口访问第二存储区域，从所述第二存储区域获取所述请求数据包对应的应答数据包，包括：
对所述请求数据包进行解析，获取所述请求信息；
经由预设访问接口访问第二存储区域，从所述第二存储区域中获取所述请求信息对应的应答信息；
根据所述应答信息生成所述应答数据包。


3.根据权利要求2所述的方法，其特征在于，当所述请求信息为读数据请求时，所述从所述第二存储区域中获取所述请求信息对应的应答信息，包括：
从所述第二存储区域中读取所述读数据请求对应的第一目标数据；
将所述第一目标数据确定为所述应答信息。


4.根据权利要求2所述的方法，其特征在于，当所述请求信息为写数据请求时，所述从所述第二存储区域中获取所述请求信息对应的应答信息，包括：
将所述写数据请求携带的第二目标数据，存储至所述第二存储区域，并获取反馈信息；
将所述反馈信息确定为所述应答信息。


5.根据权利要求1所述的方法，其特征在于，所述通过执行测试用例，从所述第一存储区域获取所述请求数据包，包括：
在执行测试用例时，若判定满足所述测试用例中的预设应答条件，则从所述第一存储区域获取所述请求数据包。


6.一种芯片验证系统，其特征在于，所述芯片验证系统设置监控模块、业务传输通道、驱动模块以及响应模块，
所述监控模块，用于在接收到芯片发送的请求信息之后，响应于所述请求信息，根据所述请求信息生成请求数据包，并将所述请求数据包发送至所述业务传输通道；
所述业务传输通道，用于在接收到所述请求数据包之后，将所述请求数据包缓存至第一存储区域；
所述响应模块，用于通过执行测试用例，从所述第一存储区域获取所述请求数据包，并经由预设...

【专利技术属性】
技术研发人员：彭方新，
申请(专利权)人：OPPO广东移动通信有限公司，
类型：发明
国别省市：广东;44