提取电子器件氧化层中正电荷的方法技术

本发明专利技术提供了一种提取电子器件氧化层中正电荷的方法，包括以下步骤：S100、选择P型半导体材料制备成衬底；S200、在衬底上制备N型外延层；S300、在外延层上形成P

【技术实现步骤摘要】
提取电子器件氧化层中正电荷的方法
本专利技术涉及电子器件检测
，具体而言，涉及一种提取电子器件氧化层中正电荷的方法。
技术介绍
电子器件中氧化层和氧化物/半导体界面的质量直接决定了电子器件性能的好坏，因此深入研究氧化层和氧化物/半导体界面特性对于改进电子器件技术极为关键。现有研究成果表明，氧化层和氧化物/半导体界面通常存在多种俘获电荷，其产生的原因有很多，如辐射环境中不同能量的质子、电子、重离子、中子及光子会在电子器件内部诱导大量的辐射诱导缺陷；氧化物本身存在缺陷；电子器件经高温(>1100℃)处理后，在450℃下进行氢退火时会引入移动和固定的电荷；工艺玷污会在氧化层表面留下离子电荷等。电子器件中氧化层俘获正电荷会影响电子器件的质量与可靠性，这些俘获正电荷的状态是一个复杂且亟需研究的问题，而现有技术仍然无法有效检测氧化层中的俘获正电荷。
技术实现思路
本专利技术解决的问题是如何提取电子器件氧化层中的正电荷状态。为解决上述问题，本专利技术提供一种提取电子器件氧化层中正电荷的方法，包括以下步骤：S100、选择P型半导体材料制备成衬底；S200、在所述衬底上制备N型外延层；S300、在所述外延层上形成P+源区、P+漏区和N+阱区；S400、在所述外延层上生长氧化层；S500、对所述氧化层进行刻蚀，漏出所述阱区和衬底，在未刻蚀部分制备电极，形成P+源极、P+漏极和栅极；S600、将所述源极和漏极接地，栅氧电场保持负偏置，阱区正偏置，衬底正偏置，检测栅极处的空穴电流；S700、在偏置过程中，检测平带电压变化，提取氧化物层俘获正电荷的状态。可选地，所述步骤S600中，栅氧电场保持负偏置，强度为-0.1MV/cm至-8MV/cm。可选地，所述步骤S600中，阱区正偏置，电压为1V至10V，衬底正偏置，电压为1.2V至11V，保持衬底与阱区的偏置电压差大于等于0.2V。可选地，所述步骤S100中，所述半导体材料的掺杂浓度大于1e18cm-3。可选地，所述步骤S200中，所述外延层的掺杂浓度小于1e18cm-3。可选地，所述步骤S300中，所述N+源区、N+漏区和P+阱区的掺杂浓度相等，且所述N+源区、N+漏区和P+阱区的掺杂浓度为所述外延层掺杂浓度的10倍以上。可选地，所述步骤S100中，所述衬底的厚度为1μm至100μm。可选地，所述步骤S200中，所述外延层的厚度为5μm至50μm。可选地，所述步骤S300中，所述N+源区的沟道长度为1μm至100μm，沟道宽度为10μm至1000μm，所述N+漏区的沟道长度为1μm至100μm，沟道宽度为10μm至1000μm，所述P+阱区与所述N+漏区之间的距离为1μm至100μm。可选地，所述步骤S400中，所述氧化物层的厚度为2nm至1000nm。相对于现有技术，本专利技术基于MOS场效应管制备工艺，在P型半导体材料衬底上形成正电荷测试结构，并通过调置不同电极之间的电压，快速检测正电荷状态，达到高效高灵敏度检测氧化层中正电荷的目的。附图说明图1为本专利技术实施例中提取电子器件氧化层中正电荷的方法流程图；图2为本专利技术实施例中电子器件氧化层中正电荷测试结构的制备原理图；图3为本专利技术实施例中电子器件氧化层中正电荷测试结构的结构示意图；图4为本专利技术实施例一中检测到的测试时间与氧化层电子浓度的关系；图5为本专利技术实施例二中检测到的氧化层电子浓度与填充空穴浓度的关系。附图标记说明：1-衬底，2-外延层，3-氧化层，4-P+源区，5-P+漏区，6-N+阱区；t1-衬底的厚度，t2-外延层的厚度。具体实施方式为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。需要说明的是，以下各实施例仅用于说明本专利技术的实施方法和典型参数，而不用于限定本专利技术所述的参数范围，由此引申出的合理变化，仍处于本专利技术权利要求的保护范围内。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。电子器件的氧化层中存在正电荷，会直接影响电子器件的质量与可靠性，但现有研究对此方面的研究较少，如何快速、高效、准确检测电子器件中氧化物层中的俘获正电荷缺陷状态是目前亟待关键问题。本专利技术的实施例公开一种提取电子器件氧化层中正电荷的方法，其应用对象包括电子器件中各种介电材料，如二氧化硅、氮化硅、氧化铝、氧化铪、氧化锆、磷硅玻璃、砷硅玻璃等。该方法基于MOS场效应管制备工艺，增加特殊测试结构单元，形成氧化层俘获正电荷的快速鉴定与检测方式。结合图1至图3所示，提取电子器件氧化层中正电荷的方法，包括以下步骤：S100、选择高掺杂浓度P型半导体材料制备成衬底1，衬底的厚度t1为1μm至100μm，便于后续进行检测试验。半导体材料的掺杂浓度大于1e18cm-3或者阻率为0.00001至10Ω·cm，限定电阻率为或掺杂浓度有利于在衬底1上制备外延层2。S200、在衬底1上制备N型外延层2，外延层的厚度t2为5μm至50μm。衬底的厚度t1是外延层的厚度t2的0.2至20倍。外延层2的掺杂浓度小于1e18cm-3或者电阻率为1Ω·cm至10000Ω·cm。S300、在外延层2上形成P+源区4、P+漏区5和N+阱区6，形成方式可以是离子注入、扩散等。P+源区4和P+漏区5的沟道长度为1μm至100μm，沟道宽度为10μm至1000μm，沟道宽度是沟道长度的2倍以上，N+阱区6与P+漏区5之间的距离为1μm至100μm，限定P+源区4、P+漏区5和N+阱区6尺寸，可以保证测试的灵敏度。P+源区4、P+漏区5和N+阱区6的掺杂浓度相等，且为外延层2掺杂浓度的10倍以上，有利于制备电极。S400、在外延层2上生长氧化层3，氧化层3厚度需控制在2nm至1000nm之间。氧化层3生长方式与电子器件中氧化层3状态一致，其状态包括氧化层3厚度、氧化层3生长方式、氧化层3生长气氛、氧化层3生长环境等。其中，生长方式主要涉及干氧、湿氧、干/湿氧混合等。S500、对氧化层3进行刻蚀，刻蚀方式可以是干法刻蚀、等离子体刻蚀、湿法刻蚀，漏出阱区和衬底1。在未刻蚀部分制备电极，形成P+源极、P+漏极和栅极，电极制备方式可以是物理气相淀积、化学气相淀积、金金属化、铝金属化、铜金属化等。S600、将源极和漏极接地；栅氧电场保持负偏置，强度为-0.1MV/cm至-8MV/cm；阱区正偏置，电压为1V至10V，衬底1正偏置，电压为1.2V至11V，保持衬底1与阱区的偏置电压差大于等于0.2V；检测栅极处的空穴电流，空穴电流不超过1e15/cm2。S700、在偏置过程中，检测平带电压变化，提取氧化物层俘获正电荷的状态。本专利技术的实施例提供一种电子器件氧化层中正电荷缺陷高效高灵敏检测技术，基于MO本文档来自技高网...

【技术保护点】
1.一种提取电子器件氧化层中正电荷的方法，其特征在于，包括以下步骤：/nS100、选择P型半导体材料制备成衬底；/nS200、在所述衬底上制备N型外延层；/nS300、在所述外延层上形成P

【技术特征摘要】
1.一种提取电子器件氧化层中正电荷的方法，其特征在于，包括以下步骤：
S100、选择P型半导体材料制备成衬底；
S200、在所述衬底上制备N型外延层；
S300、在所述外延层上形成P+源区、P+漏区和N+阱区；
S400、在所述外延层上生长氧化层；
S500、对所述氧化层进行刻蚀，漏出所述阱区和衬底，在未刻蚀部分制备电极，形成P+源极、P+漏极和栅极；
S600、将所述源极和漏极接地，栅氧电场保持负偏置，阱区正偏置，衬底正偏置，检测栅极处的空穴电流；
S700、在偏置过程中，检测平带电压变化，提取氧化物层俘获正电荷的状态。


2.根据权利要求1所述的提取电子器件氧化层中正电荷的方法，其特征在于，所述步骤S600中，栅氧电场保持负偏置，强度为-0.1MV/cm至-8MV/cm。


3.根据权利要求2所述的提取电子器件氧化层中正电荷的方法，其特征在于，所述步骤S600中，阱区正偏置，电压为1V至10V，衬底正偏置，电压为1.2V至11V，保持衬底与阱区的偏置电压差大于等于0.2V。


4.根据权利要求1所述的提取电子器件氧化层中正电荷的方法，其特征在于，所述步骤S100中，所述半导体材料的掺杂浓度大于1e18cm-3。


...

【专利技术属性】
技术研发人员：李兴冀，杨剑群，吕钢，应涛，
申请(专利权)人：哈尔滨工业大学，
类型：发明
国别省市：黑龙江;23