一种GPS多路分路器制造技术

本实用新型专利技术公开了一种GPS多路分路器，包括GPS天线、GPS模块、第一功分器和多个信号分路调理输出单元；所述GPS模块的输入端与GPS天线连接，GPS模块的输出端与第一功分器连接，所述第一功分器的输出端分别与每一个信号分路调理输出单元连接；每一个所述信号分路调理输出单元均包括第二功分器、合路器、延时器、A/D转换器、FPGA模块、GPS信号输出接口和多个信号调理通道。本实用新型专利技术能够将GPS模块输出的信号进行分路调理后进行输出，能够为同一场景下多个终端设备同时提供GPS信号，并在每个信号分路调理输出单元中加入了延时器，能够满足不同终端设备的时延需求。

【技术实现步骤摘要】
一种GPS多路分路器
本技术涉及GPS信号接收，特别是涉及一种GPS多路分路器。
技术介绍
自GPS系统向全世界免费开放以来，已广泛应用于导航、交通、大地测量、精确授时等与位置、速度、时间相关的领域中。可以说，GPS系统是目前应用最广泛的卫星导航定位系统，具有非常好的市场前景。目前，GPS系统在众多终端设备上得到应用，而且常常出现在同一应用场点环境下，但是，同一应用场点环境下，不同终端设备往往是各自配备GPS模块提供GPS信息，造成了较大的资源浪费。
技术实现思路
本技术的目的在于克服现有技术的不足，提供一种GPS多路分路器，能够将GPS模块输出的信号进行分路调理后进行输出，能够为同一场景下多个终端设备同时提供GPS信号，并在每个信号分路调理输出单元中加入了延时器，能够满足不同终端设备的时延需求。本技术的目的是通过以下技术方案来实现的：一种GPS多路分路器，包括GPS天线、GPS模块、第一功分器和多个信号分路调理输出单元；所述GPS模块的输入端与GPS天线连接，GPS模块的输出端与第一功分器连接，所述第一功分器的输出端分别与每一个信号分路调理输出单元连接；每一个所述信号分路调理输出单元均包括第二功分器、合路器、延时器、A/D转换器、FPGA模块、GPS信号输出接口和多个信号调理通道，所述第二功分器的输入端与第一功分器连接，第二功分器的输出端分别与每一个信号调理通道连接，所述信号调理通道的输出端均与合路器连接，所述合路器的输出端通过延时器与A/D转换器连接，所述A/D转换器的输出端与FPGA模块连接，所述FPGA模块的输出端与GPS信号输出接口连接。优选地，所述GPS同步多路分路器还包括时钟单元，所述时钟单元包括时钟晶振和锁相环电路，所述时钟晶振的输出端与锁相环电路连接，所述锁相环电路的输出端分别与每一个信号分路调理输出单元中的A/D转换器和FPGA模块连接。本技术的有益效果是：（1）本技术能够将GPS模块输出的信号进行分路调理后进行输出，能够为同一场景下多个终端设备同时提供GPS信号，提高了GPS资源的利用率；（2）考虑到不同终端设备需要接收GPS信号的时延可能不同，本技术在每个信号分路调理输出单元中加入了可调延时器，能够满足不同终端设备的时延需求；（3）在每个信号分路调理输出单元中，将接收到的信号再次通过第二功分器进行分路后，对每路信号分别进行放大和滤波调理，然后再通过合路器进行合成，能够提高信号的精度；（4）本技术通过同一个时钟单元对各个信号分路调理输出单元中的A/D转换器和FPGA模块提供时钟，有效保证了每一个信号分路调理输出单元中A/D转换器和FPGA模块的时钟同步。附图说明图1为本技术的原理框图；图2为信号分路调理输出单元的原理框图。具体实施方式下面结合附图进一步详细描述本技术的技术方案，但本技术的保护范围不局限于以下所述。如图1~2所示，一种GPS多路分路器，包括GPS天线、GPS模块、第一功分器和多个信号分路调理输出单元；所述GPS模块的输入端与GPS天线连接，GPS模块的输出端与第一功分器连接，所述第一功分器的输出端分别与每一个信号分路调理输出单元连接；每一个所述信号分路调理输出单元均包括第二功分器、合路器、延时器、A/D转换器、FPGA模块、GPS信号输出接口和多个信号调理通道，所述第二功分器的输入端与第一功分器连接，第二功分器的输出端分别与每一个信号调理通道连接，所述信号调理通道的输出端均与合路器连接，所述合路器的输出端通过延时器与A/D转换器连接，所述A/D转换器的输出端与FPGA模块连接，所述FPGA模块的输出端与GPS信号输出接口连接。在本申请的实施例中，每一个所述信号调理通道包括低噪声放大器和滤波器，所述低噪声放大器的输入端与第二功分器连接，所述低噪声放大器的输出端通过滤波器与所述合路器连接。所述GPS信号输出接口为USB接口或RJ45接口；所述延时器为可调延时器；所述多路分路器还包括为整个分路器供电的电源，该电源一般采用蓄电池组。在本申请的实施例中，所述GPS同步多路分路器还包括时钟单元，所述时钟单元包括时钟晶振和锁相环电路，所述时钟晶振的输出端与锁相环电路连接，所述锁相环电路的输出端分别与每一个信号分路调理输出单元中的A/D转换器和FPGA模块连接。在该实施例中，所述时钟单元还可以设置时钟输出接口，所述时钟输出接口与锁相环电路的输出端连接，用于为外部设备提供时钟基准。该实施例中，所述锁相环电路包括鉴相器、环路滤波器和压控振荡器；所述时钟晶振的输出端与鉴相器的信号输入端连接，鉴相器的信号输出端通过环路滤波器与压控振荡器连接，所述压控振荡器的输出端分别与每一个信号分路调理输出单元中的A/D转换器和FPGA模块连接，压控振荡器的输出端还与鉴相器的反馈输入端连接。本技术的工作原理如下：GPS模块通过GPS天线进行信号接收，并处理得到GPS信号传输给第一功分器，由第一功分器将GPS信号分为多路，分别传输给各个信号分路调理输出单元；在每一个信号分路调理输出单元中，第二功分器进行信号接收，并进行分路后分别传输给各个信号调理通道进行放大和滤波，再将放大滤波后的信号进行合成，将合成后的信号通过延时器和A/D转换器传输给FPGA模块，再由FPGA模块通过GPS信号输出接口对外输出。本技术将GPS模块输出的信号进行分路调理后进行输出，能够为同一场景下多个终端设备同时提供GPS信号，提高了GPS资源的利用率；在每个信号分路调理输出单元中，将接收到的信号再次通过第二功分器进行了分路，在对每路信号分别进行放大和滤波，然后再通过合路器进行合成，能够提高信号的精度，考虑到不同终端设备需要接收GPS信号的时延可能不同，本技术在每个信号分路调理输出单元中加入了可调延时器，能够满足不同终端设备的时延需求；通过同一个时钟单元对各个信号分路调理输出单元中的A/D转换器和FPGA模块提供时钟，有效保证了每一个信号分路调理输出单元中A/D转换器和FPGA模块的时钟同步。需要说明的是，本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本技术的实施方法，应被理解为本技术的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本技术公开的这些技术启示做出各种不脱离本技术实质的其它各种具体变形和组合，这些变形和组合仍然在本技术的保护范围内。本文档来自技高网...

【技术保护点】
1.一种GPS多路分路器，其特征在于：包括GPS天线、GPS模块、第一功分器和多个信号分路调理输出单元；所述GPS模块的输入端与GPS天线连接，GPS模块的输出端与第一功分器连接，所述第一功分器的输出端分别与每一个信号分路调理输出单元连接；/n每一个所述信号分路调理输出单元均包括第二功分器、合路器、延时器、A/D转换器、FPGA模块、GPS信号输出接口和多个信号调理通道，所述第二功分器的输入端与第一功分器连接，第二功分器的输出端分别与每一个信号调理通道连接，所述信号调理通道的输出端均与合路器连接，所述合路器的输出端通过延时器与A/D转换器连接，所述A/D转换器的输出端与FPGA模块连接，所述FPGA模块的输出端与GPS信号输出接口连接。/n

【技术特征摘要】
1.一种GPS多路分路器，其特征在于：包括GPS天线、GPS模块、第一功分器和多个信号分路调理输出单元；所述GPS模块的输入端与GPS天线连接，GPS模块的输出端与第一功分器连接，所述第一功分器的输出端分别与每一个信号分路调理输出单元连接；
每一个所述信号分路调理输出单元均包括第二功分器、合路器、延时器、A/D转换器、FPGA模块、GPS信号输出接口和多个信号调理通道，所述第二功分器的输入端与第一功分器连接，第二功分器的输出端分别与每一个信号调理通道连接，所述信号调理通道的输出端均与合路器连接，所述合路器的输出端通过延时器与A/D转换器连接，所述A/D转换器的输出端与FPGA模块连接，所述FPGA模块的输出端与GPS信号输出接口连接。


2.根据权利要求1所述的一...

【专利技术属性】
技术研发人员：陈阳，耿跃磊，司建伟，
申请(专利权)人：四川鸿展智通科技有限公司，
类型：新型
国别省市：四川;51