使用深隔离的FinFET技术制造技术

本文中描述了FinFET晶体管(102)、(104)、PN结(150)及其形成方法(400)。在一个示例中，描述了一种FinFET晶体管(102、104)，该FinFET晶体管(102、104)包括金属栅极(208)所包裹的沟道区域(214)，该沟道区域(214)连接源极区域(210)和漏极区域(212)。第一氧化物隔离层(112)设置在鳍(202)的第一侧上，而第二氧化物隔离层(114)设置在鳍(202)的第二侧上，其中第二侧与第一侧相对。第二氧化物隔离层(114)的厚度(284)大于第一氧化物隔离层(112)的厚度(280)。

【技术实现步骤摘要】
【国外来华专利技术】使用深隔离的FinFET技术
本专利技术的实施例一般涉及FinFET晶体管、PN结及其形成方法。更具体地，本专利技术的实施例涉及具有深氧化物隔离层的FinFET晶体管和PN结。
技术介绍
由于能够增强在更小纳米节点处的晶体管的源极区域和漏极区域之间流动的电流的控制，所以FinFET晶体管已经开始替换下一代电子设备中的传统平面晶体管。因为FinFET晶体管具有较低功率，，并且在能够提高设备性能的同时提供提高的晶体管密度，所以诸如存储器结构之类的设备也受益于FinFET晶体管的使用。就像平面晶体管一样，使用FinFET晶体管的存储器结构仍然容易受到单事件闭锁(SEL)的影响。CMOS技术中的闭锁由寄生PN-PNSCR(可控硅整流器)结构的触发引起。SEL由源自沿着入射带电粒子的轨迹生成的电荷的瞬态电流引起。中子是陆地应用中SEL的主要原因。用于平面晶体管的传统SEL缓解技术旨在解耦或削弱寄生SCR结构的元件。这种技术通常与对于给定应用可以容忍的面积损失相关联。直到最近，CMOS和底层SEL设备的物理特性两者已在平面晶体管中一起缩放，从而对于本文档来自技高网...

【技术保护点】
1.一种PN结，包括：/n第一P型FinFET晶体管；/n第一N型FinFET晶体管，与所述第一P型FinFET晶体管相邻设置；以及/n第一氧化物隔离层，将所述第一N型FinFET晶体管与相邻的所述第一P型FinFET晶体管横向分离，所述第一氧化物隔离层的厚度大于150nm。/n

【技术特征摘要】
【国外来华专利技术】20180309 US 15/917,2061.一种PN结，包括：
第一P型FinFET晶体管；
第一N型FinFET晶体管，与所述第一P型FinFET晶体管相邻设置；以及
第一氧化物隔离层，将所述第一N型FinFET晶体管与相邻的所述第一P型FinFET晶体管横向分离，所述第一氧化物隔离层的厚度大于150nm。


2.根据权利要求1所述的PN结，其中所述第一P型FinFET晶体管包括：
第二氧化物隔离层，设置在所述第一P型FinFET晶体管的与所述第一氧化物隔离层相对的一侧上，所述第二氧化物隔离层的厚度小于所述第一氧化物隔离层的厚度的一半。


3.根据权利要求2所述的PN结，其中所述第一氧化物隔离层的厚度是所述第二氧化物隔离层的厚度的至少三倍。


4.根据权利要求1至3所述的PN结，其中所述PN结的βηρη·βPηP乘积增益小于1。


5.根据权利要求1所述的PN结，还包括：
第二P型FinFET晶体管，与所述第一P型FinFET晶体管相邻设置；以及
第二氧化物隔离层，将所述第一P型FinFET晶体管与相邻的所述第二P型FinFET晶体管横向分离，所述第二氧化物隔离层的厚度小于所述第一氧化物隔离层的厚度的一半。


6.根据权利要求5所述的PN结，其中所述第二氧化物隔离层的所述厚度小于80nm，而所述第一氧化物隔离层的所述厚度大于200nm。


7.根据权利要求5所述的PN结，其中所述第一P型FinFET晶体管与相邻的所述第二N型FinFET晶体管之间限定的所述第一氧化物隔离层的宽度大于所述第一P型FinFET晶体管与相邻的所述第二P型FinFET晶体管之间限定的所述第二氧化物隔离层的宽度。


8.根据权利要求1所述的PN结，还包括：
第二N型FinFET晶体管，与所述第一N型FinFET晶体管相邻设置；以及
第二氧化物隔离层，将所述第一N型FinFET晶体管与相邻的所述第二N型FinFET晶体管横向分离，所述第二氧化物隔离层的厚度小于所述第一氧化物隔离层的所述厚度。


9.根据权利要求8所述的PN结，其中所述第二氧化物隔离层的厚度小于80nm，而所述第一氧化物隔离层的...

【专利技术属性】
技术研发人员：J·卡普，M·J·哈特，
申请(专利权)人：赛灵思公司，
类型：发明
国别省市：美国;US