阵列基板、显示面板及显示装置制造方法及图纸

本申请公开了一种阵列基板、显示面板及显示装置。阵列基板包括显示区和围绕显示区的非显示区；显示区包括多条栅极线；非显示区包括移位寄存器组以及与移位寄存器组至少一端部级联的至少一级虚拟移位寄存器单元，移位寄存器组包括多个级联的移位寄存器单元，各虚拟移位寄存器单元及各移位寄存器单元中的晶体管的数量、电容的数量，以及各元器件之间的电连接关系相同；虚拟移位寄存器单元中第一输出驱动晶体管的沟道宽长比小于移位寄存器单元中第二输出驱动晶体管的沟道宽长比，以使得虚拟移位寄存器单元的透光率大于移位寄存器单元的透光率。根据本申请实施例，能够在不影响框胶固化效果的同时，实现窄边框。

【技术实现步骤摘要】
阵列基板、显示面板及显示装置
本申请涉及显示
，具体涉及一种阵列基板、显示面板及显示装置。
技术介绍
随着电子技术的不断发展，各类显示器应运而生，相应地，显示技术也呈现日新月异的变革。在诸多显示技术中，显示面板的窄边框化亦成为时下人们追求的主流显示效果之一，窄边框的显示面板在提供更佳的显示效果的同时，能够提供更佳的视觉体验，成为显示领域研究的热点。显示面板可以包括直线段边缘和圆弧形边缘，栅极驱动电路中的虚拟移位寄存器通常与显示面板的圆弧形边缘相邻，但是现有的虚拟移位寄存器无法直接置于显示面板圆弧形边缘处的框胶下方，不利于实现显示面板的窄边框。申请内容本申请实施例提供了一种阵列基板、显示面板及显示装置。第一方面，本申请实施例提供一种阵列基板，其包括：显示区和围绕显示区的非显示区；显示区包括多条栅极线；非显示区包括移位寄存器组以及与移位寄存器组至少一端部级联的至少一级虚拟移位寄存器单元，移位寄存器组包括多个级联的移位寄存器单元，各移位寄存器单元的输出端与各自对应的栅极线电连接；各虚拟移位寄存器单元及各移位寄存器单元均包括多个晶体管和多个电容，且各虚拟移位寄存器单元及各移位寄存器单元中的晶体管的数量、电容的数量，以及各元器件之间的电连接关系相同；虚拟移位寄存器单元包括第一输出驱动晶体管，移位寄存器单元包括与第一输出驱动晶体管连接关系相同的第二输出驱动晶体管，第一输出驱动晶体管的沟道宽长比小于第二输出驱动晶体管的沟道宽长比，以使得虚拟移位寄存器单元的透光率大于移位寄存器单元的透光率。r>第二方面，本申请提供一种显示面板，其包括如第一方面实施例所述的阵列基板。第三方面，本申请提供一种显示装置，其包括如第二方面实施例所述的显示面板。根据本申请实施例提供的阵列基板、显示面板及显示装置，为了提高虚拟移位寄存器单元的透光率，调整了虚拟移位寄存器单元中第一输出驱动晶体管的沟道宽长比。具体的，将虚拟移位寄存器单元中第一输出驱动晶体管的沟道宽长比设置为小于移位寄存器单元中第二输出驱动晶体管的沟道宽长比，从而使得虚拟移位寄存器单元的透光率大于移位寄存器单元的透光率。由于虚拟移位寄存器单元的透光率比较大，可以将虚拟移位寄存器单元直接置于框胶下方，能够在不影响框胶固化效果的同时，实现窄边框。附图说明通过阅读以下参照附图对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征，附图并未按照实际的比例绘制。图1示出根据本申请一种实施例提供的阵列基板的结构示意图；图2示出根据本申请另一种实施例提供的阵列基板的结构示意图；图3示出根据本申请一种实施例提供的移位寄存器单元的电路结构示意图；图4示出根据本申请一种实施例提供的晶体管的结构示意图；图5示出根据本申请一种实施例提供的移位寄存器单元的结构示意图；图6示出根据本申请一种实施例提供的虚拟移位寄存器单元的结构示意图；图7示出根据本申请另一种实施例提供的虚拟移位寄存器单元的结构示意图；图8示出根据本申请一种实施例提供的移位寄存器单元与虚拟移位寄存器单元的级联示意图；图9示出根据本申请另一种实施例提供的移位寄存器单元与虚拟移位寄存器单元的级联示意图；图10示出根据本申请一种实施例提供的显示面板的结构示意图；图11示出根据本申请另一种实施例提供的显示面板的结构示意图；图12示出根据本申请一种实施例提供的显示装置的结构示意图。具体实施方式下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本申请，并不被配置为限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将结合附图对实施例进行详细描述。本申请实施例提供一种阵列基板，本专利技术实施例的阵列基板可以各种形式呈现，以下将描述其中一些示例。图1示出根据本申请一种实施例提供的阵列基板的结构示意图。如图1所示，阵列基板100包括显示区AA和围绕显示区AA的非显示区NA。显示区AA包括多条沿第一方向X延伸的栅极线10和多条沿第二方向Y延伸的数据线20。第二方向Y与第一方向X相交。例如，第二方向Y与第一方向X可以垂直，第一方向X可以是行方向，第二方向Y可以是列方向。阵列基板100的形状可以不是矩形的。例如，阵列基板100可以包括至少一段异形边缘A1，异形边缘A1的延伸方向与第一方向X及第二方向Y均相交。示例性的，异形边缘A1可以为圆弧形边缘。阵列基板100中的虚拟移位寄存器单元41可以与异形边缘相邻设置。非显示区NA包括移位寄存器组30以及与移位寄存器组30至少一端部级联的至少一级虚拟移位寄存器单元41。移位寄存器组30包括多个级联的移位寄存器单元31，各移位寄存器单元31的输出端与各自对应的栅极线10电连接。移位寄存器单元31的数量可以与栅极线10的条数相同，一个移位寄存器单元31对应电连接一条栅极线10。各移位寄存器单元31通过输出端向各自对应的栅极线10提供扫描信号。本申请中，对于移位寄存器组30中的移位寄存器单元31的级联方式，以及虚拟移位寄存器单元41与移位寄存器单元31的级联方式不作限定。在图1和图2中，未示出移位寄存器组30中的移位寄存器单元31的级联关系以及虚拟移位寄存器单元41与移位寄存器单元31的级联关系，对此，在下文对图8和图9的描述中将提供一些具体示例。示例性的，移位寄存器组包括M个级联的移位寄存器单元，M大于或等于2，在正向扫描时，第M级移位寄存器单元即为最后一级移位寄存器单元，在反向扫描时，第一级移位寄存器单元即为最后一级移本文档来自技高网...

【技术保护点】
1.一种阵列基板，其特征在于，包括：/n显示区和围绕所述显示区的非显示区；/n所述显示区包括多条栅极线；/n所述非显示区包括移位寄存器组以及与所述移位寄存器组至少一端部级联的至少一级虚拟移位寄存器单元，所述移位寄存器组包括多个级联的移位寄存器单元，各所述移位寄存器单元的输出端与各自对应的栅极线电连接；/n各所述虚拟移位寄存器单元及各所述移位寄存器单元均包括多个晶体管和多个电容，且各所述虚拟移位寄存器单元及各所述移位寄存器单元中的晶体管的数量、电容的数量，以及各元器件之间的电连接关系相同；/n所述虚拟移位寄存器单元包括第一输出驱动晶体管，所述移位寄存器单元包括与所述第一输出驱动晶体管连接关系相同的第二输出驱动晶体管，所述第一输出驱动晶体管的沟道宽长比小于所述第二输出驱动晶体管的沟道宽长比，以使得所述虚拟移位寄存器单元的透光率大于所述移位寄存器单元的透光率。/n

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：
显示区和围绕所述显示区的非显示区；
所述显示区包括多条栅极线；
所述非显示区包括移位寄存器组以及与所述移位寄存器组至少一端部级联的至少一级虚拟移位寄存器单元，所述移位寄存器组包括多个级联的移位寄存器单元，各所述移位寄存器单元的输出端与各自对应的栅极线电连接；
各所述虚拟移位寄存器单元及各所述移位寄存器单元均包括多个晶体管和多个电容，且各所述虚拟移位寄存器单元及各所述移位寄存器单元中的晶体管的数量、电容的数量，以及各元器件之间的电连接关系相同；
所述虚拟移位寄存器单元包括第一输出驱动晶体管，所述移位寄存器单元包括与所述第一输出驱动晶体管连接关系相同的第二输出驱动晶体管，所述第一输出驱动晶体管的沟道宽长比小于所述第二输出驱动晶体管的沟道宽长比，以使得所述虚拟移位寄存器单元的透光率大于所述移位寄存器单元的透光率。


2.根据权利要求1所述的阵列基板，其特征在于，所述虚拟移位寄存器单元包括透光区，所述透光区为连续性透光区。


3.根据权利要求2所述的阵列基板，其特征在于，所述虚拟移位寄存器单元还包括与所述第一输出驱动晶体管的栅极电连接的第一电容，所述移位寄存器单元包括与所述第一电容连接关系相同的第二电容，所述第一电容的容值大于所述第二电容的容值。


4.根据权利要求1至3任一项所述的阵列基板，其特征在于，所述第一输出驱动晶体管的沟道宽长为第一数值，所述第二输出驱动晶体管的沟道宽长比为第二数值，所述第一数值与所述第二数值的比值小于或等于0.2。...

【专利技术属性】
技术研发人员：金慧俊，
申请(专利权)人：上海中航光电子有限公司，
类型：发明
国别省市：上海;31