一种半导体器件及其制作方法技术

本申请公开了一种半导体器件及其制作方法，所述半导体器件包括衬底、形成于所述衬底上的堆叠层、在垂直于所述衬底的方向上贯穿所述堆叠层的栅极缝隙、以及形成于所述栅极缝隙内的阵列共源极；所述堆叠层包括多个交替堆叠的栅极导体层与层间绝缘层；所述阵列共源极包括位于所述栅极缝隙的侧壁和底部的源极导电层、位于所述栅极缝隙内且被所述源极导电层围绕的应力调节层、以及位于所述栅极缝隙内且位于所述应力调节层上并与所述源极导电层电连接的源极连接部。本申请采用成本较低且应力系数较小的材料制作应力调节层以填充阵列共源极，可以有效的控制器件制作成本和器件的内部应力。

【技术实现步骤摘要】
一种半导体器件及其制作方法
本申请涉及半导体器件及其制造
，尤其涉及一种半导体器件及其制作方法。
技术介绍
NAND存储器件是具有功耗低、质量轻且性能佳的非易失存储产品，在电子产品中得到了广泛的应用。平面结构的NAND器件已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3DNAND存储器件。在3DNAND存储器件结构中，采用垂直堆叠多层栅极的方式，堆叠层的中心区域为阵列存储区、边缘区域为台阶结构，阵列存储区用于形成存储单元串，堆叠层中的导电层作为每一层存储单元的栅线，栅线通过台阶上的接触结构引出，从而实现堆叠式的3DNAND存储器件。3DNAND存储器还包括贯穿堆叠层的栅线缝隙(gatelineslit)以及设置在栅线缝隙中的阵列共源极(arraycommonsource，ACS)。为了控制器件制作成本和器件的内部应力，阵列共源极通常使用钨和多晶硅(poly)填充，但是，随着3D存储器件堆叠层的层数增加，采用钨和多晶硅填充无法有效的控制器件制作成本和器件的内部应力。
技术实现思路
本申请提供一种半导体器件及其制作方法，采用成本更低且应力系数更小的材料作为应力调节层来填充阵列共源极，可以有效的控制器件制作成本和器件的内部应力。本申请提供半导体器件，包括：衬底；堆叠层，形成于所述衬底上，包括多个交替堆叠的栅极导体层与层间绝缘层；栅极缝隙，在垂直于所述衬底的方向上贯穿所述堆叠层，且具有侧壁和底部；阵列共源极，形成于所述栅极缝隙内，且包括：源极导电层，位于所述栅极缝隙的侧壁和底部；应力调节层，位于所述栅极缝隙内且被所述源极导电层围绕；源极连接部，位于所述栅极缝隙内且位于所述应力调节层上，且与所述源极导电层电连接。可选的，所述应力调节层的材料至少包括自旋对碳和二氧化硅中的一种。可选的，所述应力调节层包括依次设置在所述栅极缝隙内的第一填充层和第二填充层；所述第一填充层的材料包括自旋对碳、二氧化硅和多晶硅中的任意一种，所述第二填充层的材料包括自旋对碳、二氧化硅和多晶硅中与所述第一填充层的材料不同的一种。可选的，所述应力调节层包括依次设置在所述栅极缝隙内的第一填充层、第二填充层和第三填充层；所述第一填充层的材料包括自旋对碳、二氧化硅和多晶硅中的任意一种；所述第二填充层的材料包括自旋对碳、二氧化硅和多晶硅中与所述第一填充层的材料不同的一种；所述第三填充层的材料包括自旋对碳、二氧化硅和多晶硅中与所述第一填充层和所述第二填充层的材料不同的一种。可选的，所述衬底包括与所述栅极缝隙对应设置的源极掺杂区，位于所述栅极缝隙的底部的所述源极导电层与所述源极掺杂区电连接；所述源极掺杂区包括P型掺杂区和N型掺杂区中的任意一种。可选的，所述源极导电层的材料包括钛和氮化钛中的至少一种。可选的，所述源极连接部的材料为金属钨。本申请还提供一种半导体器件的制作方法，包括以下步骤：提供衬底；在所述衬底上形成堆叠层，所述堆叠层包括多个交替堆叠的栅极层与层间绝缘层；在垂直于所述衬底的方向上形成贯穿所述堆叠层的栅极缝隙，所述栅极缝隙具有侧壁和底部；在所述栅极缝隙的侧壁和底部形成源极导电层；在所述栅极缝隙内形成被所述源极导电层围绕的应力调节层；以及在所述栅极缝隙内形成位于所述应力调节层上且与所述源极导电层电连接的源极连接部。可选的，所述应力调节层的材料至少包括自旋对碳和二氧化硅中的一种。可选的，所述应力调节层包括第一填充层和第二填充层；所述在所述栅极缝隙内形成被所述源极导电层围绕的应力调节层，包括以下步骤：在形成有所述源极导电层的所述栅极缝隙内依次填充第一填充层和第二填充层；其中，所述第一填充层的材料包括自旋对碳、二氧化硅和多晶硅中的任意一种，所述第二填充层的材料包括自旋对碳、二氧化硅和多晶硅中与所述第一填充层的材料不同的一种。可选的，所述应力调节层包括第一填充层、第二填充层和第三填充层；所述在所述栅极缝隙内形成被所述源极导电层围绕的应力调节层，包括以下步骤：在形成有所述源极导电层的所述栅极缝隙内依次填充第一填充层、第二填充层和第三填充层；其中，所述第一填充层的材料包括自旋对碳、二氧化硅和多晶硅中的任意一种，所述第二填充层的材料包括自旋对碳、二氧化硅和多晶硅中与所述第一填充层的材料不同的一种，所述第三填充层的材料包括自旋对碳、二氧化硅和多晶硅中与所述第一填充层和所述第二填充层的材料不同的一种。可选的，所述衬底包括与所述栅极缝隙对应设置的源极掺杂区，位于所述栅极缝隙的底部的所述源极导电层与所述源极掺杂区电连接；所述源极掺杂区包括P型掺杂区和N型掺杂区中的任意一种。可选的，所述源极导电层的材料包括钛和氮化钛中的至少一种。可选的，所述源极连接部的材料为金属钨。本申请提供的一种半导体器件及其制作方法中，由于自旋对碳和二氧化硅的成本比多晶硅的成本低，且应力系数比多晶硅小，在制作阵列共源极时采用自旋对碳和二氧化硅中的至少一种来替代部分或全部多晶硅作为应力调节层，可以有效的降低半导体器件的制作成本和内部应力大小；并且，当采用自旋对碳、二氧化硅和多晶硅中的至少两种不同应力系数的材料制作应力调节层时，可以调整多种填充材料的填充比例，从而精确的调节应力大小，有效的控制了器件的内部应力大小，解决了堆叠层的层数增多引起的器件内部应力和器件成本不可控的问题。附图说明下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。图1为本申请实施例一提供的一种半导体器件的部分结构的截面示意图。图2为本申请实施例二和实施例三提供的一种半导体器件的部分结构的截面示意图。图3为本申请实施例四提供的一种半导体器件的部分结构的截面示意图。图4为本申请实施例五提供的一种半导体器件的制作方法的流程示意图。图5为本申请实施例五提供的一种半导体器件的制作方法中形成栅极缝隙的结构示意图。图6为本申请实施例五提供的一种半导体器件的制作方法中形成源极导电层的结构示意图。图7为本申请实施例五提供的一种半导体器件的制作方法中形成应力调节层的结构示意图。图8为本申请实施例五提供的一种半导体器件的制作方法中形成源极连接部的结构示意图。具体实施方式下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括：/n衬底；/n堆叠层，形成于所述衬底上，包括多个交替堆叠的栅极导体层与层间绝缘层；/n栅极缝隙，在垂直于所述衬底的方向上贯穿所述堆叠层，且具有侧壁和底部；/n阵列共源极，形成于所述栅极缝隙内，且包括：/n源极导电层，位于所述栅极缝隙的侧壁和底部；/n应力调节层，位于所述栅极缝隙内且被所述源极导电层围绕；/n源极连接部，位于所述栅极缝隙内且位于所述应力调节层上，且与所述源极导电层电连接。/n

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：
衬底；
堆叠层，形成于所述衬底上，包括多个交替堆叠的栅极导体层与层间绝缘层；
栅极缝隙，在垂直于所述衬底的方向上贯穿所述堆叠层，且具有侧壁和底部；
阵列共源极，形成于所述栅极缝隙内，且包括：
源极导电层，位于所述栅极缝隙的侧壁和底部；
应力调节层，位于所述栅极缝隙内且被所述源极导电层围绕；
源极连接部，位于所述栅极缝隙内且位于所述应力调节层上，且与所述源极导电层电连接。


2.如权利要求1所述的半导体器件，其特征在于，所述应力调节层的材料至少包括自旋对碳和二氧化硅中的一种。


3.如权利要求2所述的半导体器件，其特征在于，所述应力调节层包括依次设置在所述栅极缝隙内的第一填充层和第二填充层；
所述第一填充层的材料包括自旋对碳、二氧化硅和多晶硅中的任意一种，所述第二填充层的材料包括自旋对碳、二氧化硅和多晶硅中与所述第一填充层的材料不同的一种。


4.如权利要求2所述的半导体器件，其特征在于，所述应力调节层包括依次设置在所述栅极缝隙内的第一填充层、第二填充层和第三填充层；
所述第一填充层的材料包括自旋对碳、二氧化硅和多晶硅中的任意一种；所述第二填充层的材料包括自旋对碳、二氧化硅和多晶硅中与所述第一填充层的材料不同的一种；所述第三填充层的材料包括自旋对碳、二氧化硅和多晶硅中与所述第一填充层和所述第二填充层的材料不同的一种。


5.如权利要求1所述的半导体器件，其特征在于，所述衬底包括与所述栅极缝隙对应设置的源极掺杂区，位于所述栅极缝隙的底部的所述源极导电层与所述源极掺杂区电连接；所述源极掺杂区包括P型掺杂区和N型掺杂区中的任意一种。


6.如权利要求1所述的半导体器件，其特征在于，所述源极导电层的材料包括钛和氮化钛中的至少一种。


7.如权利要求1所述的半导体器件，其特征在于，所述源极连接部的材料为金属钨。


8.一种半导体器件的制作方法，其特征在于，包括以下步骤：
提供衬底；
在所述衬底上形成堆叠层，所述堆叠层包括多个交替堆叠的栅极层与层间绝缘层；...

【专利技术属性】
技术研发人员：陆聪，郭芳芳，李伟，卢绍祥，曾森茂，吴振国，轩攀登，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42