栅极环绕结构的鳍式晶体管及其制造方法技术

本发明专利技术涉及栅极环绕结构的鳍式晶体管的制造方法，涉及半导体集成电路制造技术，形成的栅极结构中的靠近漏极一侧的栅介质层的厚度大于靠近源极一侧的栅介质层的厚度，而使靠近漏极一侧的栅介质层和靠近源极一侧的栅介质层所覆盖的沟道区分别为第一阈值电压区和第二阈值电压区，且第一阈值电压区的第一阈值电压大于第二阈值电压区的第二阈值电压，在半导体器件导通时，第一阈值电压区的反型电流小于第二阈值电压区的反型电流，从而使第一阈值电压区在功能上类似于LDMOS中的漂移区，而在不需要改变沟道区掺杂条件下提高器件的耐压。

【技术实现步骤摘要】
栅极环绕结构的鳍式晶体管及其制造方法
本专利技术涉及半导体集成电路制造技术，尤其涉及一种栅极环绕结构的鳍式晶体管。
技术介绍
在半导体集成电路领域，高漏极电压器件即高耐压半导体器件被广泛应用，如显示驱动器件、电源IC控制器以及微波和射频功率放大器等设备中均需用到高耐压半导体器件，所以如何提高半导体器件的耐压能力非常重要。如图1所示，是现有MOSFET的结构示意图，以NMOS管为例，包括：形成于半导体衬底如硅衬底1表面的P型掺杂区如P阱2，半导体衬底1通常为P+掺杂；形成于P阱2上的栅极结构，其包括由栅介质层如栅氧化层3和多晶硅栅4叠加而成的结构；以及形成在所述栅极结构两侧的P阱2中的N+掺杂的源区5和漏区6。其中，被栅极结构所覆盖的所述P阱2的表面用于形成连接源区5和漏区6的沟道。图1所示的现有MOSFET的耐压能力较差，通常用于低压应用中。为了提高器件的耐压能力，现有方法是在图1所示的半导体器件的基础上在靠近漏区端增加漂移区，通常采用图2所示的LDMOS结构。如图2所示，是现有LDMOS的结构示意图；以N型器件为例，现有LDMOS包括：形成于半导体衬底如硅衬底201中的N阱207；形成于N阱207中的P阱202；形成于N阱207上的栅极结构，其包括由栅介质层如栅氧化层203和多晶硅栅204叠加而成的结构；形成在所述栅极结构第一侧的P阱202中的N+掺杂的源区205，形成在所述栅极结构第二侧的N阱207中的N+掺杂的漏区206；形成在P阱202中的由P+区组成的体引出区208。其中，沟道区由被栅极结构所覆盖的所述P阱202的表面用于形成沟道，漂移区由位于所述沟道区和所述漏区206之间的所述N阱207组成。在所述漏区206加高电压时，所述漂移区会产生耗尽从而能承受高压。所以，相对图1所示的结构，图2所示的LDMOS相当于在沟道区中靠近漏区端插入了一个漂移区，通过漂移区的设置而实现耐压能力的提升。如图1和图2所示的器件均为平面性器件，随着半导体技术的不断发展，如图1和同样2所示的平面性器件已经不能满足人们对高性能器件的需求。FinFET(FinField-EffectTransistor，鳍式场效应晶体管)应运而生，其是一种立体型器件，相对于平面式晶体管，鳍式场效应晶体管(FinFET)具有立体式沟道结构，故具有更好的导通电流和关断电流特性，也能改善短沟道效应(SCE)。鳍式晶体管通常包括鳍体，鳍体由形成于半导体衬底上的纳米条或纳米片组成。同一半导体衬底上的鳍体平行排列且各鳍体之间隔离有介质层。栅极结构覆盖在部分长度的鳍体的顶部表面和侧面，被栅极结构覆盖的鳍体的表面用于形成沟道，也即在鳍体的顶部表面和两个侧面都具有沟道。通常栅极结构包括叠加而成的栅介质层和栅导电材料层。源区和漏区形成在栅极结构两侧的鳍体中。随着半导体技术的进一步发展及市场需求，器件尺寸不断缩小。5nm工艺节点以下时，鳍式场效应晶体管会应用采用了纳米线(nanowire)或纳米片(nanosheet)的栅极环绕(Gate-All-Around，GAA)结构，其可进一步改善短沟道效应(SCE)。请参阅图3，图3为栅极环绕结构的示意图，如图3所示，栅极环绕结构包括形成于半导体衬底上的鳍体110上的线体144。半导体器件的沟道区形成在线体144中，在沟道区即线体144的周侧形成有栅介质层122。在栅介质层122的周侧及栅介质层122与半导体衬底之间形成有功函数层133。GAA结构可有效改善器件的短沟道效应(SCE)。现有栅极环绕结构的鳍式晶体管很难实现类似于图2所示的LDMOS结构，也即很难在由所述线体144组成的沟道区的靠近漏端一侧形成漂移区，原因包括：第一、现有栅极环绕结构的鳍式晶体管的沟道区形成在所述线体144中，需要尽量降低对沟道区的离子注入剂量，这样有利于提高载流子的迁移率；而引入漂移区的掺杂后将会降低载流子的迁移率。第二、所述线体144组成的所述沟道区需要被全部耗尽，引入漂移区后将会关闭沟道区的全部耗尽。为迎合器件尺寸的不断缩小，并提高半导体器件的耐压能力，研发一种高耐压能力的栅极环绕结构的鳍式晶体管成为业界研究的方向。
技术实现思路
本专利技术提供的栅极环绕结构的鳍式晶体管的制造方法，包括：S1：提供一半导体衬底，在半导体衬底上形成场氧化层，场氧化层隔离出有源区，在所述半导体衬底表面形成外延层，外延层包括锗硅外延层和硅外延层形成的至少一个叠加层，进行光刻刻蚀形成具有条状结构的多个鳍体，各鳍体平行排列，各鳍体包括所述至少一个叠加层，形成多条多晶硅栅，所述多晶硅栅覆盖鳍体的部分的顶部表面和侧面，在多晶硅栅的两侧形成侧墙，在鳍体上形成源极和漏极，源极和漏极位于多晶硅栅的两侧；S2：形成层间介质层，并进行平坦化工艺，去除多晶硅栅，进行锗硅刻蚀工艺，去除锗硅外延层形成由硅外延层形成的线体；S3：形成界面层，界面层包覆多晶硅栅去除区域的线体的周侧并覆盖多晶硅栅去除区域的侧壁，形成第一层栅介质层，第一层栅介质层覆盖界面层的表面；S4：形成光刻胶，进行曝光显影以将靠近源极一侧的第一层栅介质层显开，并将靠近漏极一侧第一层栅介质层保护起来，并去除显开的第一层栅介质层；S5：去除光刻胶，形成第二层栅介质层，第二层栅介质层覆盖第一层栅介质层及裸露的界面层的表面，而使由第一层栅介质层和第二层栅介质层形成的栅介质层在靠近源极一侧具有第一厚度，在靠近漏极一侧具有第二厚度，并第二厚度大于第一厚度；以及S6：形成功函数层，功函数层覆盖栅介质层的表面，形成金属栅，金属栅填充多晶硅栅的去除区域，使金属栅与线体、栅介质层和功函数层形成栅极环绕的栅极结构。更进一步的，所述半导体衬底为硅衬底。更进一步的，所述场氧化层采用浅沟槽隔离工艺形成。更进一步的，所述界面层由氧化硅形成。更进一步的，栅介质层包括高介电常数层。本专利技术还提供一种栅极环绕结构的鳍式晶体管，包括：栅极结构、源极和漏极，所述源极和所述漏极形成于由线体形成的鳍体上，并位于所述栅极结构的两侧，所述栅极结构包括界面层、栅介质层、功函数层和金属栅的叠加结构，界面层包覆所述栅极结构区域的线体的周侧，栅介质层叠加于界面层上，并靠近漏极一侧的栅介质层的厚度大于靠近源极一侧的栅介质层的厚度，而使靠近漏极一侧的栅介质层和靠近源极一侧的栅介质层所覆盖的沟道区分别为第一阈值电压区和第二阈值电压区，且第一阈值电压区的第一阈值电压为大于第二阈值电压区的第二阈值电压，功函数层叠加于栅介质层上，金属栅叠加于功函数层上，使金属栅与线体、栅介质层和功函数层形成栅极环绕的栅极结构。更进一步的，所述线体为硅纳米线。更进一步的，所述线体由形成于半导体衬底表面的锗硅外延层和硅外延层形成的至少一个叠加层经锗硅刻蚀工艺去除锗硅外延层而形成。更进一步的，所述栅介质层包括高介电常数层。更进一步的，所述栅极环绕结构的鳍式晶体管为5nm以下工艺节点的器件。在栅极环绕结构的鳍式晶体管中，栅极结构中的靠近漏极一侧的栅介质层的厚度大于靠近源极一侧的栅介质层的厚度，而使本文档来自技高网...

【技术保护点】
1.一种栅极环绕结构的鳍式晶体管的制造方法，其特征在于，包括：/nS1：提供一半导体衬底，在半导体衬底上形成场氧化层，场氧化层隔离出有源区，在所述半导体衬底表面形成外延层，外延层包括锗硅外延层和硅外延层形成的至少一个叠加层，进行光刻刻蚀形成具有条状结构的多个鳍体，各鳍体平行排列，各鳍体包括所述至少一个叠加层，形成多条多晶硅栅，所述多晶硅栅覆盖鳍体的部分的顶部表面和侧面，在多晶硅栅的两侧形成侧墙，在鳍体上形成源极和漏极，源极和漏极位于多晶硅栅的两侧；/nS2：形成层间介质层，并进行平坦化工艺，去除多晶硅栅，进行锗硅刻蚀工艺，去除锗硅外延层形成由硅外延层形成的线体；/nS3：形成界面层，界面层包覆多晶硅栅去除区域的线体的周侧并覆盖多晶硅栅去除区域的侧壁，形成第一层栅介质层，第一层栅介质层覆盖界面层的表面；/nS4：形成光刻胶，进行曝光显影以将靠近源极一侧的第一层栅介质层显开，并将靠近漏极一侧第一层栅介质层保护起来，并去除显开的第一层栅介质层；/nS5：去除光刻胶，形成第二层栅介质层，第二层栅介质层覆盖第一层栅介质层及裸露的界面层的表面，而使由第一层栅介质层和第二层栅介质层形成的栅介质层在靠近源极一侧具有第一厚度，在靠近漏极一侧具有第二厚度，并第二厚度大于第一厚度；以及/nS6：形成功函数层，功函数层覆盖栅介质层的表面，形成金属栅，金属栅填充多晶硅栅的去除区域，使金属栅与线体、栅介质层和功函数层形成栅极环绕的栅极结构。/n...

【技术特征摘要】
1.一种栅极环绕结构的鳍式晶体管的制造方法，其特征在于，包括：
S1：提供一半导体衬底，在半导体衬底上形成场氧化层，场氧化层隔离出有源区，在所述半导体衬底表面形成外延层，外延层包括锗硅外延层和硅外延层形成的至少一个叠加层，进行光刻刻蚀形成具有条状结构的多个鳍体，各鳍体平行排列，各鳍体包括所述至少一个叠加层，形成多条多晶硅栅，所述多晶硅栅覆盖鳍体的部分的顶部表面和侧面，在多晶硅栅的两侧形成侧墙，在鳍体上形成源极和漏极，源极和漏极位于多晶硅栅的两侧；
S2：形成层间介质层，并进行平坦化工艺，去除多晶硅栅，进行锗硅刻蚀工艺，去除锗硅外延层形成由硅外延层形成的线体；
S3：形成界面层，界面层包覆多晶硅栅去除区域的线体的周侧并覆盖多晶硅栅去除区域的侧壁，形成第一层栅介质层，第一层栅介质层覆盖界面层的表面；
S4：形成光刻胶，进行曝光显影以将靠近源极一侧的第一层栅介质层显开，并将靠近漏极一侧第一层栅介质层保护起来，并去除显开的第一层栅介质层；
S5：去除光刻胶，形成第二层栅介质层，第二层栅介质层覆盖第一层栅介质层及裸露的界面层的表面，而使由第一层栅介质层和第二层栅介质层形成的栅介质层在靠近源极一侧具有第一厚度，在靠近漏极一侧具有第二厚度，并第二厚度大于第一厚度；以及
S6：形成功函数层，功函数层覆盖栅介质层的表面，形成金属栅，金属栅填充多晶硅栅的去除区域，使金属栅与线体、栅介质层和功函数层形成栅极环绕的栅极结构。


2.根据权利要求1所述的栅极环绕结构的鳍式晶体管的制造方法，其特征在于，所述半导体衬底为硅衬底。


3.根据权利要求1所述的栅极环绕结构的鳍式晶体管的制造方法，其特征在于，...

【专利技术属性】
技术研发人员：翁文寅，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海;31