单电平单元高速缓存管理制造技术

在一些实例中揭示特征为可定制单电平单元SLC及多电平单元MLC配置的存储器装置。SLC存储器单元充当提供SLC层级性能以及拥有MLC存储器单元的存储器装置的存储容量的高速缓存。配置为MLC的单元的比例相对配置为SLC存储装置的单元的比例可为可配置的，且在一些实例中，所述比例在使用期间可基于可配置规则而改变，所述可配置规则基于若干存储器装置度量。在一些实例中，当装置活动低于活动阈值时，所述存储器装置可跳过SLC高速缓存并将数据直接放置到MLC存储装置中以减少电力消耗。

【技术实现步骤摘要】
【国外来华专利技术】单电平单元高速缓存管理优先权申请案此申请案主张2017年8月30日提出申请的美国申请案第15/690,869号的优先权的权益，所述美国申请案以其全文引用的方式并入本文中。
技术介绍
存储器装置通常经提供作为计算机或其它电子装置中的内部半导体集成电路。存在包含易失性及非易失性存储器的许多不同类型的存储器。易失性存储器需要电力来维持其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)以及其它存储器。非易失性存储器可在不供电时保留所存储数据，且包含快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、静态RAM(SRAM)、可擦除可编程ROM(EPROM)、电阻可变存储器(例如，相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)、磁阻式随机存取存储器(MRAM)或3DXPointTM存储器)以及其它存储器。快闪存储器用作用于各种各样的电子应用的非易失性存储器。快闪存储器装置通常包含允许高存储器密度、高可靠性及低电力消耗的一或多个单晶体管浮动栅极或电荷陷本文档来自技高网...

【技术保护点】
1.一种存储器装置，所述存储器装置包括：/n存储器单元阵列，所述阵列中的所述存储器单元可配置为多电平单元MLC配置或单电平单元SLC配置；/n控制器，所述控制器执行固件指令，所述固件指令致使所述控制器执行包括以下各项的操作：/n经由通信接口接收用于所述存储器装置的SLC高速缓存的行为简档，所述行为简档描述SLC高速缓存分配；/n基于所述行为简档将所述阵列的存储器单元配置为属于SLC高速缓存池或MLC存储池；/n接收用以将数据写入到所述存储器装置的写入命令；/n将所述数据写入到所述SLC高速缓存池；及/n在将所述数据写入到所述SLC高速缓存池之后，将所述数据传送到所述MLC存储池。/n

【技术特征摘要】
【国外来华专利技术】20170830 US 15/690,8691.一种存储器装置，所述存储器装置包括：
存储器单元阵列，所述阵列中的所述存储器单元可配置为多电平单元MLC配置或单电平单元SLC配置；
控制器，所述控制器执行固件指令，所述固件指令致使所述控制器执行包括以下各项的操作：
经由通信接口接收用于所述存储器装置的SLC高速缓存的行为简档，所述行为简档描述SLC高速缓存分配；
基于所述行为简档将所述阵列的存储器单元配置为属于SLC高速缓存池或MLC存储池；
接收用以将数据写入到所述存储器装置的写入命令；
将所述数据写入到所述SLC高速缓存池；及
在将所述数据写入到所述SLC高速缓存池之后，将所述数据传送到所述MLC存储池。


2.根据权利要求1所述的存储器装置，其中所述通信接口为通用快闪存储接口。


3.根据权利要求1所述的存储器装置，其中所述行为简档包括目标逻辑块寻址LBA饱和度阈值及所述SLC高速缓存的对应目标大小，且其中所述操作进一步包括：
确定当前LBA饱和度超过所述目标LBA饱和度阈值，且作为响应，调整所述阵列中的所述存储器单元的所述配置，使得所述SLC高速缓存中的所述存储器单元的数目产生为所述目标大小的SLC高速缓存大小。


4.根据权利要求1所述的存储器装置，其中所述行为简档包含写入活动阈值，且其中所述操作进一步包括：
接收用以将第二数据写入到所述存储器装置的第二写入命令；
确定所述存储器装置的写入活动低于所述写入活动阈值，且作为响应，绕过所述SLC高速缓存而将所述第二数据写入到所述MLC存储池。


5.根据权利要求4所述的存储器装置，其中所述写入活动阈值为待决写入请求的数目。


6.根据权利要求1所述的存储器装置，其中所述写入命令是经由根据通用快闪存储UFS标准实施的接口从主机接收。


7.根据权利要求1所述的存储器装置，其中所述确定所述存储器装置的所述SLC高速缓存的所述行为简档及基于所述行为简档将所述阵列的存储器单元配置为属于所述SLC高速缓存池或所述MLC存储池的操作仅在固件对象的第一次执行时执行。


8.根据权利要求1所述的存储器装置，其中所述行为简档包括目标活动阈值及所述SLC高速缓存的对应目标大小，且其中所述操作进一步包括：
确定当前活动阈值超过所述目标活动阈值，且作为响应，调整所述阵列中的所述存储器单元的所述配置，使得所述SLC高速缓存中的所述存储器单元的数目产生为所述目标大小的SLC高速缓存大小。


9.一种方法，其包括：
在包括存储器单元阵列的存储器装置处，所述阵列中的所述存储器单元可配置为多电平单元MLC配置或单电平单元SLC配置，使用控制器执行包括以下各项的操作：
经由通信接口接收用于所述存储器装置的SLC高速缓存的行为简档，所述行为简档描述SLC高速缓存分配；
基于所述行为简档将所述阵列的存储器单元配置为属于SLC高速缓存池或MLC存储池；
接收用以将数据写入到所述存储器装置的写入命令；
将所述数据写入到所述SLC高速缓存池；及
在将所述数据写入到所述SLC高速缓存池之后，将所述数据传送到所述MLC存储池。


10.根据权利要求9...

【专利技术属性】
技术研发人员：K·坦派罗，J·黄，S·A·琼，K·K·姆奇尔拉，A·马尔谢，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US