电源电路制造技术

本发明专利技术提供一种能够抑制泄漏电流增大的电源电路。在主低压差部(1)于通常动作时输出第一内部电压(Vin1)且副低压差部(2)在睡眠动作时输出睡眠电压(Vsp)的电源电路(PS)中，对晶体管(TR1)的漏极施加睡眠电压(Vsp)，对栅极及背栅极施加比睡眠电压高的外部电压(Vex)。

【技术实现步骤摘要】
电源电路
本专利技术涉及一种电源电路。
技术介绍
专利文献1所揭示的电源电路通过开关(switch)来抑制因泄漏(leak)造成的消耗电流。[现有技术文献][专利文献]专利文献1：日本专利特开2001-147746号公报
技术实现思路
[专利技术所要解决的问题]与所述消耗电流的抑制相关联地，例如在用于无线系统的电源电路中，按时间序列来交替地切换通常动作、及仅进行必要最小限度动作的睡眠(sleep)动作。在电源电路内，基本上，对于向电源电路的输出端子输出电压的操作，在通常动作时是由主低压差(LowDropOut，LDO)部来进行，另一方面，在睡眠动作时，则由副LDO部来进行。对于前者，详细而言，如图3所示，主LDO部10由直流/直流(DirectCurrent/DirectCurrent，DC/DC)转换器(converter)部(未图示)所生成的第一内部电压Vin1(例如1.7V)来生成第二内部电压Vin2(例如1.4V)，并将第二内部电压Vin2输出至输出端子TM。为了使在通常动作时应输出的所述第二内部电压Vin2的电平稳定，主LDO10具有反馈(feedback)系统。反馈系统包含放大器A10、晶体管(transistor)TR10(例如P沟道金属氧化物半导体场效应晶体管(P-channelMetal-Oxide-SemiconductorField-EffectTransistor，PMOSFET))、开关SW10以及电阻器R10、电阻器R20。放大器A10对从偏压部(未图示)输出的基准电压Vref(例如1.2V)、与通过利用电阻器R1和电阻器R2来对第二内部电压Vin2进行分压而规定的分压电压Vdiv(例如1.2V左右)进行差动放大，将通过差动放大而获得的电压Vg(栅极电压Vg)输出至晶体管TR10的栅极。在主LDO10部，参照基准电压Vref来使栅极电压Vg起伏，由此来使晶体管TR10的源极/漏极电流增减。由此，使晶体管TR10的漏极电压即第二内部电压Vin2稳定为所述的1.4V。另一方面，当响应控制信号CT而从通常动作切换为睡眠动作时，与所述通常动作时相对照地，DC/DC转换器部停止动作。然而，在睡眠状态之前的通常动作时由DC/DC转换器部输出且被施加至晶体管TR10的源极及背栅极的第一内部电压Vin1因连接于DC/DC转换器部的输出端及接地间的元件(例如平滑电容器)的影响等，而逐渐下降。其结果，第一内部电压Vin1低于对输出端子TM施加的、来自副LDO部(未图示)的输出电压(睡眠电压)。即，在晶体管TR10中，施加至源极及背栅极的第一内部电压Vin1变得低于施加至漏极的睡眠电压。由此，对于晶体管TR10的体二极管(bodydiode)(未图示)而言，将施加顺向电压，其结果，存在晶体管TR10中的泄漏电流增大的问题。本专利技术的目的在于提供一种能够抑制泄漏电流增大的电源电路。[解决问题的技术手段]为了解决所述问题，本专利技术的电源电路是继通常动作之后切换为睡眠动作的电源电路，所述电源电路包括：副LDO部，在所述睡眠动作时，生成用于所述睡眠动作的电压即睡眠电压，并将所述睡眠电压输出至输出端子；PMOS晶体管，在所述通常动作时，源极连接于第一内部电压，且将第二内部电压输出至所述输出端子，所述第二内部电压是通过流经所述源极及漏极间的电流的大小控制而规定的所述漏极的电压；以及主LDO部，在所述睡眠动作时，对所述PMOS晶体管的所述栅极及背栅极，施加比所述睡眠电压高的其他电压。[专利技术的效果]根据本专利技术的电源电路，所述主LDO部中，在所述睡眠动作时，所述PMOS晶体管经由所述输出端子而将来自所述副LDO部的所述睡眠电压施加至所述漏极，但对所述PMOS晶体管的所述栅极及所述背栅极施加比所述睡眠电压高的电压。由此，对于所述PMOS晶体管的体二极管将施加逆偏压，因此能够避免所述PMOS晶体管中的泄漏电流增大。附图说明图1表示实施方式的电源电路的结构。图2表示实施方式的主LDO部的结构。图3表示以往的主LDO部的结构。符号的说明PS：电源电路1：主LDO部TR1～TR4：晶体管A1：放大器SW1、SW2：开关R1、R2：电阻器具体实施方式〈实施方式〉以下，说明本专利技术的实施方式的电源电路。〈实施方式的结构〉图1表示实施方式的电源电路的结构。以下，参照图1来说明实施方式的电源电路。如图1所示，实施方式的电源电路PS输入外部电压Vex(例如3.3V)，另一方面，输出第一内部电压Vin1(例如1.7V)、第二内部电压Vin2(例如1.4V)及睡眠电压Vsp(例如1.4V)。为了输出所述三种电压，电源电路PS包含主LDO部1、副LDO部2、DC/DC转换器部3、偏压部4及控制部5。而且，电源电路PS中，为了降低消耗电力，按时间序列来交替地切换通常动作及睡眠动作。电源电路PS在通常动作时，为了使电源电路PS及外部的电路(电源电路PS以外的电路)进行通常动作，而输出第一内部电压Vin1及第二内部电压Vin2。另一方面，电源电路PS在睡眠动作时，为了降低消耗电力，而仅输出睡眠电压Vsp。主LDO部1具有LDO(LowDropOut)的功能，即，具有作为由输入电压来生成比所述输入电压低(例如1V以下)的输出电压的线性调节器(linearregulator)的功能。主LDO部1在通常动作时，为了发挥所述LDO的功能，由从DC/DC转换器部3输出的第一内部电压Vin1来生成第二内部电压Vin2。主LDO部1将所述生成的第二内部电压Vin2输出至输出端子TM。主LDO部1基于从偏压部4输出的基准电压Vref来进行第二内部电压Vin2的生成。另一方面，主LDO部1在睡眠动作时，与所述通常动作时相对照地，不生成第二内部电压Vin2，因而，也不对输出端子TM输出任何电压。主LDO部1应以通常动作及睡眠动作中的哪一种来动作，是根据从控制部5输出的控制信号CT来决定。副LDO部2与主LDO部1同样，具有LDO的功能，即，具有作为由输入电压来生成比所述输入电压低(例如1V以下)的输出电压的线性调节器的功能。副LDO部2进行与主LDO部1对照性的动作。副LDO部2在睡眠动作时，为了发挥所述LDO的功能，由所述外部电压Vex来生成所述睡眠电压Vsp。副LDO部2将所述生成的睡眠电压Vsp输出至输出端子TM。另一方面，副LDO部2在通常动作时，实质上不进行任何动作，即为热备份(warmstandby)，换言之，也不对输出端子TM输出任何电压。副LDO部2应以通常动作及睡眠动作中的哪一种来动作，与主LDO部1同样，是根据从控制部5输出的控制信号CT来决定。DC/DC转换器部3具有将一直流电压转换(降压)为另一直流电压的功能。详细而言，DC/DC转换器部3由所述外部电本文档来自技高网...

【技术保护点】
1.一种电源电路，其继通常动作之后切换为睡眠动作，所述电源电路包括：/n副低压差部，在所述睡眠动作时，生成用于所述睡眠动作的电压即睡眠电压，并将所述睡眠电压输出至输出端子；/nP沟道金属氧化物半导体晶体管，在所述通常动作时，源极连接于第一内部电压，且将第二内部电压输出至所述输出端子，所述第二内部电压与施加至栅极的电压的大小相应，且是通过流经所述源极及漏极间的电流的大小控制而规定的所述漏极的电压；以及/n主低压差部，在所述睡眠动作时，对所述P沟道金属氧化物半导体晶体管的所述栅极及背栅极，施加比所述睡眠电压高的其他电压。/n

【技术特征摘要】
20190328 JP 2019-0644151.一种电源电路，其继通常动作之后切换为睡眠动作，所述电源电路包括：
副低压差部，在所述睡眠动作时，生成用于所述睡眠动作的电压即睡眠电压，并将所述睡眠电压输出至输出端子；
P沟道金属氧化物半导体晶体管，在所述通常动作时，源极连接于第一内部电压，且将第二内部电压输出至所述输出端子，所述第二内部电压与施加至栅极的电压的大小相应，且是通过流经所述源极及漏极间的电流的大小控制而规定的所述漏极的电压；以及
主低压差部，在所述睡眠动作时，对所述P沟道金属氧化物半导体晶体管的所述栅极及背栅极，施加比所述睡眠电压高的其他电压。


2.根据权利要求1所述的电源电路，还包括：

【专利技术属性】
技术研发人员：吉冈透，笛木洋一，
申请(专利权)人：拉碧斯半导体株式会社，
类型：发明
国别省市：日本;JP