半导体存储装置制造方法及图纸

公开了一种半导体存储装置。即使在是非回环模式且同时访问单位的末尾附近成为开始地址的情况下也使得能够实现高速的突发访问。在突发模式时，进行以下控制：在对内部地址的区域分配的地址中的、用于选择多个感测放大器区块中的任一个感测放大器区块的地址即区块地址的值为最大值的情况下，使第一感测放大器区块和第二感测放大器区块访问不同的存储体，在区块地址的值不为最大值的情况下，使所述第一感测放大器区块和所述第二感测放大器区块访问多个存储体中的同一存储体。

【技术实现步骤摘要】
半导体存储装置
本专利技术涉及一种半导体存储装置，特别是涉及一种防止突发访问中的依赖于开始地址的动作速度降低的半导体存储装置。
技术介绍
自以往以来，在半导体存储装置中的数据的读写中，存在被称为突发访问的从开始地址起针对规定的连续地址的数据进行访问的方式(专利文献1)。一般地，在突发访问中，对于存储器阵列而言，以高并行度同时处理大量的数据，在与存储器阵列外的通信中，将该大量的数据精细地分割，进行重排并设立顺序，高速地进行发送和接收。由此，从存储器阵列之外来看，需要较大的延迟时间的对存储器阵列的访问被掩盖而实现了高速的通信。突发访问存在回环模式和非回环模式两种。回环模式是在向存储器阵列外的通信中持续地重复使用针对限定的存储器阵列的地址范围(突发区域)的数据的方式。即，在回环模式中，仅在突发区域内重复进行“列访问”。另一方面，非回环模式是当“列访问”进行到突发区域的最后而结束时进入到下一个突发区域的开头而不是返回到同一突发区域的开头的方式。在专利文献1的图16的(a)中，在从存储器阵列一同读出“1”~“8”的共64比特之后，本文档来自技高网...

【技术保护点】
1.一种半导体存储装置，具备包括多个字线的多个存储体以及在所述多个存储体中的各存储体之间共享的多个感测放大器区块，在突发模式时，使针对所述多个存储体同时进行动作的多个感测放大器区块中的各感测放大器区块访问所述多个存储体中的任一个存储体，所述半导体存储装置包括：/n选择部，其在突发模式时，基于被输入的对内部地址的区域分配的地址中的区块地址和存储体地址，来从所述多个感测放大器区块中选择同时进行动作的第一感测放大器区块和第二感测放大器区块，所述区块地址是用于从所述多个感测放大器区块中选择任一个感测放大器区块的地址，所述存储体地址是用于选择所述多个存储体中的任一个存储体的地址；/n判定部，其判定所述区...

【技术特征摘要】
20190329 JP 2019-0674331.一种半导体存储装置，具备包括多个字线的多个存储体以及在所述多个存储体中的各存储体之间共享的多个感测放大器区块，在突发模式时，使针对所述多个存储体同时进行动作的多个感测放大器区块中的各感测放大器区块访问所述多个存储体中的任一个存储体，所述半导体存储装置包括：
选择部，其在突发模式时，基于被输入的对内部地址的区域分配的地址中的区块地址和存储体地址，来从所述多个感测放大器区块中选择同时进行动作的第一感测放大器区块和第二感测放大器区块，所述区块地址是用于从所述多个感测放大器区块中选择任一个感测放大器区块的地址，所述存储体地址是用于选择所述多个存储体中的任一个存储体的地址；
判定部，其判定所述区块地址的值是否为最大值；以及
控制部，其进行以下控制：在所述区块地址的值为最大值的情况下，使所述第一感测放大器区块和所述第二感测放大器区块访问不同的存储体，在所述区块地址的值不为最大值的情况下，使所述第一感测放大器区块和所述第二感测放大器区块访问同一存储体。


2.根据权利要求1所述的半导体存储装置，其特征在于，
还包括字线选择部，其基于行地址来针对被所述第一感测放大器区块和所述第二感测放大器区块访问的所述同一存储体或所述彼此不同的存储体中的各存储体选择所述字线，所述行地址是对所述内部地址的区域分配的地址中的用于选择所述多个字线中的任一个字线的地址，且包括所述存储体地址，
存储体地址的最低位比特以成为比所述区块地址的最高位比特高一位的比特的方式被分配给所述内部地址的区域，所述存储体地址是对所述内部地址的区域分配的地址中的用于选择所述多个存储体中的任一个存储体的地址，
所述行地址的最低位比特为所述存储体地址的最低位比特。


3.根据权利要求2所述的半导体存储装置，其特征在于，
还包括位线选择部，其在所述区块地址的值为最大值的情况下，判定所述存储体地址是否为最大值，在所述存储体地址不为最大值的情况下，选择对所述内部地址的区域分配的地址中的列地址所示出的位线，在所述存储体地址为最大值的情况下，选择与所述列地址所示出的位线不同的位线，列地址是用于选择列的地址，
所述列地址的最低位比特以成为比所述存储体地址的最高位比特高一位的比特的方式被分配给所述内部地址的区域。


4.一种半导体存储装置，具备包括多个字线的多个存储体以及在所述多个存储体中的各存储体之间共享的多个感测放大器区块，在突发模式时，使针对所述多个存储体同时进行动作的多个感测放大器区块中的各感测放大器区块访问所述多个存储体中的任一个存储体，所述半导体存储装置包括：
选择部，其在突发模式时，基于被输入的对内部地址的区域分配的地址中的区块地址、存储体地址以及冗余Y-区块控制信号，来从所述多个感测放大器区块中选择同时进行动作的第一感测放大器区块和第二感测放大器...

【专利技术属性】
技术研发人员：山田和志，
申请(专利权)人：拉碧斯半导体株式会社，
类型：发明
国别省市：日本;JP