一种加法器、乘法器、卷积层结构、处理器及加速器制造技术

本发明专利技术公开了一种加法器、乘法器、卷积层结构、处理器及加速器，其中，基于可编程器件的神经网络加法器，包括：多个门控时钟模块，用于根据接收到的使能信号以及时钟信号执行逻辑与运算并根据运算结果产生门控时钟信号；多个加法器，按照流水线结构级联，形成多级加法器，每一级加法器分别与对应的门控时钟模块一一连接，上一级加法器的输出端分别与下一级加法器的输入端以及下一级加法器对应的门控时钟模块的使能端连接，使得下一级加法器对应的门控时钟模块通过所述使能端接收上一级加法器发送的使能信号，并通过产生的门控时钟信号控制下一级加法器根据输入端接收到的数据执行数据更新操作。通过实施本发明专利技术，能够降低耗能。

【技术实现步骤摘要】
一种加法器、乘法器、卷积层结构、处理器及加速器
本专利技术涉及神经网络
，具体涉及一种加法器、乘法器、卷积层结构、处理器及加速器。
技术介绍
卷积神经网络是深度学习
中最具有代表性的神经网络之一，在图像分析和处理领域取得了众多突破性的进展。在自动驾驶领域中，深度学习广泛应用于目标识别、图像特征提取分类、场景识别等，而卷积神经网络的内部算法运行在功耗受车辆供电制约的计算平台域控制器中，由此，在基于卷积神经网络实现自动驾驶时，存在功耗和算力难以兼并的矛盾。这就要求相应的算法在硬件实现过程中必须具备高能效比，因此，亟需提出一种在不降低算力要求和算法精度的同时不影响车辆的续航能力的硬件设备。
技术实现思路
有鉴于此，本专利技术实施例提供了一种加法器、乘法器、卷积层结构、处理器及加速器，以解决现有技术中功耗和算力难以兼并的问题。根据第一方面，本专利技术实施例提供了一种基于可编程器件的神经网络加法器，包括：多个门控时钟模块，所述门控时钟模块用于根据接收到的使能信号以及时钟信号执行逻辑与运算并根据运算结果产生门控时钟信号；多个加法器，所述多个加法器按照流水线结构级联，形成多级加法器，每一级加法器分别与对应的门控时钟模块一一连接，上一级加法器的输出端分别与下一级加法器的输入端以及下一级加法器对应的门控时钟模块的使能端连接，使得所述下一级加法器对应的门控时钟模块通过所述使能端接收上一级加法器发送的使能信号，并通过产生的门控时钟信号控制所述下一级加法器根据输入端接收到的数据执行数据更新操作。>可选地，每一个所述加法器包括至少一个多位全加器，所述多位全加器由多个一位全加器串行级联构成，每一个所述一位全加器与对应的寄存器一一连接，用于将计算结果存储至对应的所述寄存器，每一个所述寄存器的时钟端与对应的所述门控时钟模块的输出端连接，用于根据接收到的所述门控时钟信号发送计算结果。根据第二方面，本专利技术实施例提供了一种基于可编程器件的神经网络加法器，包括：多个门控时钟模块，所述门控时钟模块用于根据接收到的使能信号以及时钟信号执行逻辑与运算并根据运算结果产生门控时钟信号；多个加法器，所述多个加法器按照流水线结构级联，形成多级加法器，每一级加法器分别与对应的门控时钟模块一一连接，上一级加法器的输出端分别与下一级加法器的输入端以及下一级加法器对应的门控时钟模块的使能端连接，使得所述下一级加法器对应的门控时钟模块通过所述使能端接收上一级加法器发送的使能信号，并通过产生的门控时钟信号控制所述下一级加法器根据输入端接收到的数据执行数据更新操作。根据第三方面，本专利技术实施例提供了一种基于可编程器件的神经网络乘法器，包括：第一门控时钟模块，所述第一门控时钟模块用于根据接收到的第一使能信号以及第一时钟信号执行逻辑与运算并根据运算结果产生第一门控时钟信号；复位模块，所述复位模块的时钟端与第一门控时钟模块连接，用于根据接收到的所述第一门控时钟信号执行复位操作；第二门控时钟模块，所述第二门控时钟模块的使能端与所述复位模块的输出端连接，用于接收所述复位模块发送的第二使能信号，根据所述第二使能信号以及第二时钟信号执行逻辑与运算并根据运算结果产生第二门控时钟信号；乘法器，所述乘法器的时钟端与所述第二门控时钟模块连接，所述乘法器的输入端与所述复位模块的输出端连接，用于根据所述时钟端接收到的所述第二门控时钟信号以及所述输入端接收到的数据执行数据更新操作。根据第四方面，本专利技术实施例提供了一种基于可编程器件的神经网络卷积层结构，包括：第三门控时钟模块，用于根据接收到的第三使能信号以及第三时钟信号执行逻辑与运算并根据运算结果产生第三门控时钟信号；多个如第四方面所述的基于可编程器件的神经网络乘法器，每一个所述基于可编程器件的神经网络乘法器的时钟端分别与所述第三门控时钟模块的输出端连接，用于根据所述时钟端接收到的所述第三门控时钟信号，对所述输入端接收到的数据执行数据更新操作；多个第四门控时钟模块，所述第四门控时钟模块的使能端分别与对应的所述基于可编程器件的神经网络乘法器的输出端连接，用于接收第四使能信号，根据第四时钟信号以及对应的所述第四使能信号执行逻辑与运算并根据运算结果产生第四门控时钟信号；多个如第三方面所述的基于可编程器件的神经网络加法器，所述基于可编程器件的神经网络加法器的时钟端分别与对应的所述第四门控时钟模块的输出端连接，用于根据接收到的所述第四门控时钟信号执行数据更新操作。可选地，所述的基于可编程器件的神经网络卷积层结构，还包括：多个数据存储模块，所述数据存储模块包括数据寄存器模块和权重寄存器模块，所述数据存储模块用于存储进行卷积神经网络计算所需的数据以及权重。可选地，所述的基于可编程器件的神经网络卷积层结构，所述数据存储模块还包括：缓存存储器，所述缓存存储器连接至所述数据寄存器模块和所述权重寄存器模块，用于缓存卷积神经网络计算所需的数据以及权重。可选地，所述缓存存储器包含4个存储块。可选地，所述基于可编程器件的神经网络卷积层结构还包括：第五门控时钟模块，所述第五门控时钟模块的使能端与执行数据更新操作的任一加法器的输出端连接，用于接收第五使能信号，根据第五时钟信号以及所述第五使能信号执行逻辑与运算并根据运算结果产生第五门控时钟信号；累加器，所述累加器的时钟端分别与所述第五门控时钟模块的输出端连接，用于根据接收到的所述第五门控时钟信号执行数据更新操作。根据第五方面，本专利技术实施例提供了一种基于可编程器件的神经网络处理器，包括：如第五方面及第五方面任一实施方式所述的基于可编程器件的神经网络卷积层结构。根据第六方面，本专利技术实施例提供了一种基于可编程器件的神经网络加速器，包括：多个如第五方面所述的基于可编程器件的神经网络处理器。实施本专利技术的优点：1.本实施例提供的基于可编程器件的神经网络加法器，由多个全加器以流水线的级联结构进行连接，且在各个层级之间存在约束关系，后一级全加器的使能信号由前一级控制，仅当前一级完成数据更新，才控制后一级全加器进行数据更新，避免了现有技术中在每一个时钟信号触发时刻都进行一次无用的数据更新，从而降低了耗能。2.本实施例提供的基于可编程器件的神经网络乘法器，由复位模块、乘法器、第一门控时钟模块、第二门控时钟模块连接组成，复位模块和乘法器之间存在约束关系，用于控制乘法器第二门控时钟信号由复位模块的输出控制，仅当复位模块完成复位，才控制乘法器进行数据更新，避免了现有技术中在每一个时钟信号触发时刻都进行一次无用的数据更新，从而降低了乘法器功耗。3.本实施例提供的基于可编程器件的神经网络卷积层结构，由基于可编程器件的神经网络乘法器、基于可编程器件的神经网络加法器、第三门控时钟模块、第四门控时钟模块连接组成，基于可编程器件的神经网络乘法器与基于可编程器件的神经网络加法器之间存在约束关系，当基于可编程器件的神经网络乘法器完成数据更新后，才控制基于可编程器件的神经网络加法器进行数据更新，避免了现有技术中在每一个时钟信号触发时刻都进行一次无用的数据更新，从而降低了基于可编程器件的本文档来自技高网...

【技术保护点】
1.一种基于可编程器件的神经网络加法器，其特征在于，包括：/n多个门控时钟模块，所述门控时钟模块用于根据接收到的使能信号以及时钟信号执行逻辑与运算并根据运算结果产生门控时钟信号；/n多个加法器，所述多个加法器按照流水线结构级联，形成多级加法器，每一级加法器分别与对应的门控时钟模块一一连接，上一级加法器的输出端分别与下一级加法器的输入端以及下一级加法器对应的门控时钟模块的使能端连接，使得所述下一级加法器对应的门控时钟模块通过所述使能端接收上一级加法器发送的使能信号，并通过产生的门控时钟信号控制所述下一级加法器根据输入端接收到的数据执行数据更新操作。/n

【技术特征摘要】
1.一种基于可编程器件的神经网络加法器，其特征在于，包括：
多个门控时钟模块，所述门控时钟模块用于根据接收到的使能信号以及时钟信号执行逻辑与运算并根据运算结果产生门控时钟信号；
多个加法器，所述多个加法器按照流水线结构级联，形成多级加法器，每一级加法器分别与对应的门控时钟模块一一连接，上一级加法器的输出端分别与下一级加法器的输入端以及下一级加法器对应的门控时钟模块的使能端连接，使得所述下一级加法器对应的门控时钟模块通过所述使能端接收上一级加法器发送的使能信号，并通过产生的门控时钟信号控制所述下一级加法器根据输入端接收到的数据执行数据更新操作。


2.根据权利要求1所述的基于可编程器件的神经网络加法器，其特征在于，每一个所述加法器包括至少一个多位全加器，所述多位全加器由多个一位全加器串行级联构成，每一个所述一位全加器与对应的寄存器一一连接，用于将计算结果存储至对应的所述寄存器，每一个所述寄存器的时钟端与对应的所述门控时钟模块的输出端连接，用于根据接收到的所述门控时钟信号发送计算结果。


3.一种基于可编程器件的神经网络乘法器，其特征在于，包括：
第一门控时钟模块，所述第一门控时钟模块用于根据接收到的第一使能信号以及第一时钟信号执行逻辑与运算并根据运算结果产生第一门控时钟信号；
复位模块，所述复位模块的时钟端与第一门控时钟模块连接，用于根据接收到的所述第一门控时钟信号执行复位操作；
第二门控时钟模块，所述第二门控时钟模块的使能端与所述复位模块的输出端连接，用于接收所述复位模块发送的第二使能信号，根据所述第二使能信号以及第二时钟信号执行逻辑与运算并根据运算结果产生第二门控时钟信号；
乘法器，所述乘法器的时钟端与所述第二门控时钟模块连接，所述乘法器的输入端与所述复位模块的输出端连接，用于根据所述时钟端接收到的所述第二门控时钟信号以及所述输入端接收到的数据执行数据更新操作。


4.一种基于可编程器件的神经网络卷积层结构，其特征在于，包括：
第三门控时钟模块，用于根据接收到的第三使能信号以及第三时钟信号执行逻辑与运算并根据运算结果产生第三门控时钟信号；
多个如权利要求3所述的基于可编程器件的神经网络乘法器，每一...

【专利技术属性】
技术研发人员：唐波，贺龙龙，张耀辉，林志杰，
申请(专利权)人：国汽北京智能网联汽车研究院有限公司，
类型：发明
国别省市：北京;11