一种时钟同步系统技术方案

本实用新型专利技术公开了一种时钟同步系统，应用于PTP设备，包括：主时钟板、从时钟板、接收主时钟板输出的主时钟信号、主时钟状态信号和从时钟板输出的从时钟信号、从时钟状态信号的若干个业务单板，以及设置用于在主时钟板、从时钟板和各业务单板之间形成信号连接引线的背板，所述业务单板设置有选择电路，用于选择所述主时钟信号和所述从时钟信号中之一生成所述业务单板的物理PHY芯片的时间戳计数器的输入时钟信号，在所述背板上，对于所述主时钟状态信号设置有第一上拉电阻；以及对于所述从时钟状态信号设置有第二上拉电阻。本实用新型专利技术提出的时钟同步系统可以减少对于时钟板上逻辑芯片驱动能力的要求，提高系统的稳定性。

【技术实现步骤摘要】
一种时钟同步系统
本技术涉及一种时钟同步系统，特别地涉及一种用于PTP(PrecisionTimeProtocol，精准时间同步协议)设备的时钟同步系统，属于通信

技术介绍
在PTP设备中，设备上每块业务单板的物理PHY芯片内部都有一个TScounter(timestampcounter，时间戳计数器)，这个计数器用于对业务单板出、入端口的PTP报文加打时间戳。PTP报文可以从设备上任意一块业务单板的任意一个端口进入，任意一个端口发出，时间戳用于记录PTP报文的到达时间和离开时间，因此需要任意两块业务单板上的TScounter当前计数值相等，即同步，整机PTP功能方可正常运行。在现有技术中，PTP设备用于整个网络授时，可靠性要求高，因此，PTP设备内部一般设置有主时钟板和从时钟板，并且主时钟板和从时钟板所产生的主时钟信号和从时钟信号通过背板引线传送至各业务单板，各业务单板根据当前的主时钟状态和从时钟状态来选择其中一路时钟信号作为工作时钟信号，驱动TScounter工作，在工作时钟信号的每个上升沿，计数值加一。只有各业务单板TS本文档来自技高网...

【技术保护点】
1.一种时钟同步系统，应用于精准时间协议PTP设备，所述系统包括：接收同一外部授时设备时钟信号的主时钟板和从时钟板，接收主时钟板输出的主时钟信号(CLK_M)、主时钟状态信号(CLK_OK_M)和从时钟板输出的从时钟信号(CLK_S)、从时钟状态信号(CLK_OK_S)的若干个业务单板，以及设置用于在主时钟板、从时钟板和各业务单板之间形成信号连接引线的背板，所述业务单板设置有选择电路，用于根据当前所述主时钟状态信号(CLK_OK_M)和从时钟状态信号(CLK_OK_S)选择所述主时钟信号(CLK_M)和所述从时钟信号中(CLK_S)之一生成所述业务单板的物理PHY芯片的时间戳计数器的输入时钟信...

【技术特征摘要】
1.一种时钟同步系统，应用于精准时间协议PTP设备，所述系统包括：接收同一外部授时设备时钟信号的主时钟板和从时钟板，接收主时钟板输出的主时钟信号(CLK_M)、主时钟状态信号(CLK_OK_M)和从时钟板输出的从时钟信号(CLK_S)、从时钟状态信号(CLK_OK_S)的若干个业务单板，以及设置用于在主时钟板、从时钟板和各业务单板之间形成信号连接引线的背板，所述业务单板设置有选择电路，用于根据当前所述主时钟状态信号(CLK_OK_M)和从时钟状态信号(CLK_OK_S)选择所述主时钟信号(CLK_M)和所述从时钟信号中(CLK_S)之一生成所述业务单板的物理PHY芯片的时间戳计数器的输入时钟信号，其特征在于：
在所述背板上，对于所述主时钟状态信号(CLK_OK_M)设置有第一上拉电阻；以及对于所述从时钟状态信号(CLK_OK_S)设置有第二上拉电阻。


2.如权利要求1所述的时钟同步系统，其特征在于，所述第一上拉电阻的阻值范围为：1.375KΩ～1.65KΩ,以及所述第二上拉电阻的阻值范围为：1.375KΩ～1.65KΩ，此时，所述背板的板内电源为3.3V。


3.如权利要求2所述的时钟同步系统，其特征在于，所述第一上拉电阻的阻值为：1.5KΩ，以及所述第二上拉电阻的阻值为：1.5KΩ。


4.如权利要求1所述的时钟同步系统，其特征在于，在所述业务单板上，对于所述主时钟状态信号(CLK_OK_M)不设置有上拉电阻；以及，对于所述从时钟状态信号(CLK_OK_S)不设置有上拉电阻。


5.如权利要求1至4中任一项所述的时钟同步系统，其特征在于，所述主时钟板的主时钟信号(CLK_M)通过背板引线输出给所述从时钟板，作为所述从时钟板的主时钟检测信号(CLK_M_slot2),所述从时钟板的从时钟信号(CLK_S)通过背板引线输出给所述主时钟板，...

【专利技术属性】
技术研发人员：刘翔宇，
申请(专利权)人：瑞斯康达科技发展股份有限公司，
类型：新型
国别省市：北京;11