【技术实现步骤摘要】
一种对CPU连接DDR芯片的数据线异常进行定位的方法及系统
本专利技术涉及电子存储
，特别是涉及一种对CPU连接DDR芯片的数据线异常进行定位的方法及系统。
技术介绍
在车载系统进行系统升级时，会存在失败的现象，其原因之一为其内存存在问题；在现有技术中，对数据存储需要用到多片DDR芯片，这些多个DDR芯片的通常并联起来，以提高数据位宽。在并联的多个DDR芯片中，任意一片DDR芯片损坏、CPU数据位连接到DDR芯片的布线不良，或者DDR焊接不良时，就会出现因内存异常导致车载系统无法正常运行的情形，例如会产生诸如系统经常无故死机重启，应用无法打开，拷贝文件数据丢失，升级系统失败，恢复出厂设置后因数据丢失无法开机，系统无法启动等等现象。而在现有的内存中，由于DDR芯片产生的问题可能性较低，更大可能性是出现在硬件线路上，而CPU连接到DDR芯片的上数据线又比较多，导致硬件工程师排除问题时也比较的困难，因而需要大量时间精力去排除PCB工艺问题，且很难定位到具体出现异常的数据线，即在现有技术中，对CPU与DDR芯片...
【技术保护点】
1.一种对CPU连接DDR芯片的数据线异常进行定位的方法，其特征在于，包括如下步骤：/n步骤S10，将由多个DDR芯片并联组成的内存划分为预定数量的地址空间，以预定的读写频率对每一地址空间进行读写操作；/n步骤S11，根据出现读写异常的地址空间的数量，初步确定CPU连接到DDR芯片的数据线的异常状态，所述异常状态至少包括：出现异常、异常待定；/n步骤S12，在初步确定所述异常状态为出现异常时，根据对各地址空间的写入数据、读出数据以及比特位信息，查找异常比特位，并根据异常比特位计算对应异常数据线；/n步骤S13，在初步确定所述异常状态为异常待定时，更新所述读写频率，对所述地址...
【技术特征摘要】
1.一种对CPU连接DDR芯片的数据线异常进行定位的方法，其特征在于，包括如下步骤：
步骤S10，将由多个DDR芯片并联组成的内存划分为预定数量的地址空间，以预定的读写频率对每一地址空间进行读写操作；
步骤S11，根据出现读写异常的地址空间的数量，初步确定CPU连接到DDR芯片的数据线的异常状态，所述异常状态至少包括：出现异常、异常待定；
步骤S12，在初步确定所述异常状态为出现异常时，根据对各地址空间的写入数据、读出数据以及比特位信息，查找异常比特位，并根据异常比特位计算对应异常数据线；
步骤S13，在初步确定所述异常状态为异常待定时，更新所述读写频率，对所述地址空间进行读写操作，继续判断CPU连接到DDR芯片的数据线是否存在异常。
2.如权利要求1所述的方法，其特征在于，所述步骤S11进一步包括：
如果所述预定数量的地址空间中的某一个出现读写异常，初步确定CPU连接到DDR芯片的数据线的异常状态为不异常；
如果所述预定数量的地址空间均出现读写异常，则初步确定CPU连接到DDR芯片的数据线的异常状态为出现异常；
如果所述预定数量的地址空间均未出现读写异常，则初步确定CPU连接到DDR芯片的数据线的异常状态为异常待定。
3.如权利要求2所述的方法，其特征在于，所述预定数量为4个，所述步骤S12进一步包括：
步骤S120，根据下述公式计算查找异常比特位，当计算结果Result等于1时，确定当前m为异常比特位：
Result=(data_w^data_r&0x1<<m)
其中，data_w为写入数据，data_r为读出数据，m是比特位；
步骤S121，根据异常比特位m采用下述公式计算对应异常数据线：
DQ=(（addr&0x4）*8+m)
其中，addr为当前异常比特位对应写入数据的地址，DQ为异常数据线。
4.如权利要求3所述的方法，其特征在于，所述步骤S13进一步包括：
步骤S130，在初步确定CPU连接到DDR芯片的数据线异常待定时，以预定方式更新所述读写频率，所述更新后的读写频率所处范围为：396MHz-672MHz；
步骤S131，以所述更新后的读定频率对所述各地址空间进行读写操作，重复所述步骤S11，继续判断CPU连接到DDR芯片的数据线是否存在异常。
5.如权利要求4所述的方法，其特征在于，所述步骤S130中的预定方式为：
将所述读写频率加上一个固定值，获得更新后的读写频率；或
在所述范围内随机获得一个值，作为更新后的读写频率。
6.一种对CPU连接DDR芯片的数据线异常进行定位的系统，其特...
【专利技术属性】
技术研发人员：马齐成，李销，李晓平，马逸行，符伟达，余方敏，
申请(专利权)人：广州汽车集团股份有限公司，
类型：发明
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。