半导体外延晶片及其制造方法、半导体元件技术

本发明专利技术提供一种半导体外延晶片、半导体元件及半导体外延晶片的制造方法，抑制与半导体晶片的主面平行的面内的元件特性的偏差。半导体外延晶片具备半导体晶片、和配置在半导体晶片的主面上且包含第1导电型的杂质的第1导电型的半导体外延层，与半导体晶片的主面平行的面内的、半导体外延层的厚度分布和半导体外延层的杂质的浓度分布具有正相关。

【技术实现步骤摘要】
半导体外延晶片及其制造方法、半导体元件
本公开涉及半导体外延晶片、半导体元件、以及半导体外延晶片的制造方法。
技术介绍
碳化硅(Siliconcarbide：SiC)与硅(Si)相比是带隙大且高硬度的半导体材料。SiC例如被应用于开关元件以及整流元件等功率元件。使用了SiC的功率元件与使用了Si的功率元件相比，例如具有能够降低功率损耗的优点。使用了SiC的代表性的半导体元件为金属-绝缘体-半导体场效应晶体管(Metal-Insulator-SemiconductorField-EffectTransistor：MISFET)以及肖特基势垒二极管(Schottky-BarrierDiode：SBD)。金属-氧化物-半导体场效应晶体管(Metal-Oxide-SemiconductorField-EffectTransistor：MOSFET)为MISFET的一种。使用了SiC的半导体元件(以下记为“碳化硅半导体元件”)是使用形成在碳化硅晶片的主面上的碳化硅外延层而形成的。通常，由一个碳化硅晶片制作出多个碳化硅半导体元件(芯片)。在各碳化硅半导体元件中，碳化硅外延层包含漂移层。在本说明书中，“碳化硅晶片”是指将通过改良Lely法、升华法等制作出的单晶SiC切断、研磨成给定的尺寸而得到的基板。此外，将在碳化硅晶片上形成有碳化硅外延层的基板称为“碳化硅外延晶片”。碳化硅外延晶片例如已被专利文献1公开。在本说明书中，“碳化硅外延晶片”还包含在形成了碳化硅外延层的碳化硅晶片形成有多个碳化硅半导体元件(例如SiC-MISFET)或仅形成有其元件构造的一部分的基板。另外，形成有多个碳化硅半导体元件的碳化硅外延晶片之后被切断(切割)成给定的芯片尺寸，由此，多个碳化硅半导体元件相互被分离。此外，在本说明书中，将SiC、氮化镓(GaN)等半导体的晶片总称为“半导体晶片”，将在半导体晶片上形成有SiC、GaN等半导体层的基板总称为“半导体外延晶片”。半导体外延晶片还包含形成有多个半导体元件或者仅形成有其元件构造的一部分的基板。在先技术文献专利文献专利文献1：日本特开2017-052674号公报在形成于半导体外延晶片的半导体元件间(芯片间)或者半导体元件内(芯片内)，要求降低雪崩耐压、导通电阻Ron等特性的偏差。在本说明书中，将在半导体元件间或者半导体元件内产生的、即在半导体晶片的面内产生的元件特性的偏差称为“面内偏差”。
技术实现思路
专利技术要解决的课题本公开的一实施方式提供一种能够降低与半导体晶片的主面平行的面内的特性的偏差的半导体外延晶片或者半导体元件。用于解决课题的手段本公开的一实施方式的半导体外延晶片具备：半导体晶片；和第1导电型的半导体外延层，配置在半导体晶片的主面上，并且包含第1导电型的杂质。而且，与半导体晶片的主面平行的面内的、半导体外延层的厚度分布和半导体外延层的杂质的浓度分布具有正相关。本公开的一实施方式的半导体元件包含：半导体基板、半导体外延层、体区域、源极区域和栅极电极。半导体外延层配置在半导体基板的主面上，并且具有包含第1导电型的杂质的第1导电型。体区域与半导体外延层相接，并且具有第2导电型。源极区域与体区域相接，并且具有第1导电型。栅极电极隔着栅极绝缘膜配置在半导体外延层上。而且，与半导体基板的主面平行的面内的、半导体外延层的厚度分布和半导体外延层的杂质的浓度分布具有正相关。本公开的另一实施方式的半导体元件包含：半导体基板、半导体外延层、第1电极和第2电极。半导体外延层配置在半导体基板的主面上，并且具有包含第1导电型的杂质的第1导电型。第1电极配置在半导体外延层上，并且与半导体外延层相接。第2电极配置在半导体基板的与主面相反侧的面，并且与半导体基板相接。而且，与半导体基板的主面平行的面内的、半导体外延层的厚度分布和半导体外延层的杂质的浓度分布具有正相关。本公开的一实施方式的半导体外延晶片的制造方法包括：(A)准备半导体晶片的工序；和(B)通过在半导体晶片的主面使半导体外延生长，由此形成包含第1导电型的杂质的第1导电型的半导体外延层的工序。在工序(B)中，控制外延生长的条件，使得与半导体晶片的主面平行的面内的、半导体外延层的厚度分布和半导体外延层的杂质的浓度分布具有正相关。专利技术效果根据本公开的一方式，可提供一种能够降低与半导体晶片的主面平行的面内的元件特性的偏差的半导体外延晶片或者半导体元件。附图说明图1是例示碳化硅外延晶片的俯视图。图2是例示碳化硅半导体元件的俯视图。图3是例示碳化硅半导体元件中的单位单元的剖视图。图4A是例示穿过碳化硅外延晶片的中心的直线上的碳化硅外延层的厚度以及杂质浓度的分布的图。图4B是例示穿过碳化硅外延晶片的中心的直线上的碳化硅外延层的厚度以及杂质浓度的分布的图。图4C是例示穿过碳化硅外延晶片的中心的直线上的碳化硅外延层的厚度以及杂质浓度的分布的图。图5是例示穿过碳化硅半导体元件的中心的直线上的碳化硅外延层的厚度以及杂质浓度的分布的图。图6是示出碳化硅外延层的厚度以及杂质浓度的从设定值的偏离量与碳化硅半导体元件的耐压的关系的图。图7是示出杂质浓度分布的幅度VC相对于厚度分布的幅度VT之比VC/VT与耐压的偏差幅度VB的关系的图。图8是示出外延生长装置的一例的示意性剖视图。图9是用于说明在外延生长装置的反应器内产生的成膜分布的图。图10是示出成膜分布与碳化硅外延层的厚度的面内分布的关系的图。图11是示出成膜分布与碳化硅外延层的厚度的面内分布的关系的图。图12是示出碳化硅外延晶片的面内分布的测定位置的俯视图。图13A是示出实施例中的碳化硅外延层的厚度以及杂质浓度的面内分布的图。图13B是示出比较例中的碳化硅外延层的厚度以及杂质浓度的面内分布的图。图14A是示出实施例以及比较例中的耐压的最大值与最小值之差的图。图14B是示出实施例以及比较例中的漂移电阻的最大值与最小值之差的图。图15A是用于说明碳化硅半导体元件的制造方法的剖视图。图15B是用于说明碳化硅半导体元件的制造方法的剖视图。图15C是用于说明碳化硅半导体元件的制造方法的剖视图。图15D是用于说明碳化硅半导体元件的制造方法的剖视图。图15E是用于说明碳化硅半导体元件的制造方法的剖视图。图15F是用于说明碳化硅半导体元件的制造方法的剖视图。图16是示出碳化硅半导体元件的另一例的剖视图。图17A是例示碳化硅外延层的杂质浓度以及厚度与碳化硅半导体元件的耐压的关系的图。图17B是例示碳化硅外延层的杂质浓度以及厚度与碳化硅半导体元件的漂移电阻的关系的图。附图标记说明100：单位单元；101：碳化硅基板；102：漂移区域；103：体区域；104：源极区域；1本文档来自技高网...

【技术保护点】
1.一种半导体外延晶片，具备：/n半导体晶片；和/n第1导电型的半导体外延层，配置在所述半导体晶片的主面上，并且包含第1导电型的杂质，/n与所述半导体晶片的所述主面平行的面内的、所述半导体外延层的厚度分布和所述半导体外延层的所述杂质的浓度分布具有正相关。/n

【技术特征摘要】
20190322 JP 2019-0545631.一种半导体外延晶片，具备：
半导体晶片；和
第1导电型的半导体外延层，配置在所述半导体晶片的主面上，并且包含第1导电型的杂质，
与所述半导体晶片的所述主面平行的面内的、所述半导体外延层的厚度分布和所述半导体外延层的所述杂质的浓度分布具有正相关。


2.根据权利要求1所述的半导体外延晶片，其中，
若将所述半导体外延层的所述厚度分布中的最大厚度设为Tmax、最小厚度设为Tmin、平均厚度设为Tave，则相对于所述平均厚度Tave的所述厚度分布的幅度VT(％)由下述式表示，
VT＝{(Tmax-Tmin)/2}/Tave×100(％)
若将所述半导体外延层的所述浓度分布中的最大浓度设为Cmax、最小浓度设为Cmin、平均浓度设为Cave，则相对于所述平均浓度Cave的所述浓度分布的幅度VC(％)由下述式表示，
VC＝{(Cmax-Cmin)/2}/Cave×100(％)
所述厚度分布的所述幅度VT为5％以上且20％以下，
所述浓度分布的所述幅度VC为10％以上且40％以下。


3.根据权利要求2所述的半导体外延晶片，其中，
所述半导体外延层中的所述厚度分布的所述幅度VT以及所述浓度分布的所述幅度VC满足
0.5≤VC/VT≤3.0。


4.根据权利要求3所述的半导体外延晶片，其中，
所述半导体外延层中的所述厚度分布的所述幅度VT以及所述浓度分布的所述幅度VC满足
1.0≤VC/VT≤2.5。


5.根据权利要求1所述的半导体外延晶片，其中，
若将与所述半导体晶片的所述主面平行的面内的两点a、b处的所述半导体外延层的厚度分别设为Da、Db、所述半导体外延层的所述杂质的浓度设为Ca、Cb，则在Da＞Db时Ca＞Cb，或者在Da＜Db时Ca＜Cb。


6.根据权利要求1所述的半导体外延晶片，其中，
所述主面的中央部处的所述半导体外延层的厚度小于所述主面的周缘部处的所述半导体外延层的厚度，所述中央部处的所述半导体外延层的所述杂质的浓度低于所述周缘部处的所述半导体外延层的所述杂质的浓度。


7.根据权利要求1所述的半导体外延晶片，其中，
所述主面的中央部处的所述半导体外延层的厚度大于所述主面的周缘部处的所述半导体外延层的厚度，所述中央部处的所述半导体外延层的所述杂质的浓度高于所述周缘部处的所述半导体外延层的所述杂质的浓度。


8.根据权利要求1所述的半导体外延晶片，其中，
所述半导体外延层的所述平均浓度Cave为3×1015/cm3以上且3×1016/cm3以下，所述平均厚度Tave为4μm以上且40μm以下。


9.根据权利要求1所述的半导体外延品片，其中，
所述半导体外延晶片具有多个元件区域，
所述多个元件区域各自包含半导体元件，该半导体元件具有：
第2导电型的体区域，与所述半导体外延层相接；
第1导电型的源极区域，与所述体区域相接；和
栅极电极，隔着栅极绝缘膜配置在所述半导体外延层上。


10.根据权利要求1所述的半导体外延晶片，其中，
所述半导体外延晶片具有多个元件区域，
所述多个元件区域各自包含半导体元件，该半导体元件具有：
第1电极，配置在所述半导体外延层上，并且与所述半导体外延层相接；和
第2电极，配置在所述半导体晶片的与所述主面相反侧的面，并且与所述半导体晶片相接。


11.根据权利要求9所述的半导体外延晶片，其中，
若将所述多个元件区域各自中的所述半导体元件的雪崩耐压的最大值设为Bmax、最小值设为Bmin、平均值设为Bave，则所述多...

【专利技术属性】
技术研发人员：清泽努，大冈笃志，
申请(专利权)人：松下知识产权经营株式会社，
类型：发明
国别省市：日本;JP