像素电路结构及显示面板制造技术

本发明专利技术提供了一种像素电路结构及显示面板，解决了现有的像素电路结构用于给对应的显示像素单元提供驱动信号时，会造成显示面板的开孔区周围显示与非孔区的显示效果不均的问题。所述像素电路结构包括：多个像素电路单元，分别用于向多个显示像素单元提供驱动信号，其中，所述多个像素电路单元围绕一镂空区域排布；以及连接部，构造为连接所述镂空区域周围的像素电路单元。通过设置连接部，将镂空区域周围的像素电路单元连接起来，补偿了镂空区域周围的像素电路单元与其他像素电路单元的电阻和电容差异，进而提高了显示面板开孔区周围显示与非孔区显示的均匀性。

【技术实现步骤摘要】
像素电路结构及显示面板
本专利技术涉及显示
，具体涉及一种像素电路结构和显示面板。
技术介绍
随着显示技术的不断发展，手机等电子设备的显示已经进入到全面屏时代。由于视觉效果及美观程度的要求，全面屏显示也从刘海屏、水滴屏逐渐发展到打孔屏。打孔屏具有外形美观、占屏比大的优点，但工艺实现较为复杂，容易出现光学显示不良。由于打孔屏的设计需要开孔，在像素电路结构设计时，像素电路单元的排布包括与开孔对应的镂空区域。由于镂空区域的存在，造成镂空区域周围的像素电路单元与其他像素电路单元工作时电阻电容存在差异，因此，现有的像素电路结构用于给对应的显示像素单元提供驱动信号时，会造成打孔屏的开孔区周围显示与非孔区的显示效果不均。
技术实现思路
有鉴于此，本专利技术实施例致力于提供一种像素电路结构，另外，本专利技术还提供一种包括所述像素电路结构的显示面板，以解决现有的像素电路结构应用到显示面板时，导致开孔区周围显示与非孔区显示效果不均的问题。根据本专利技术的第一方面，本专利技术实施例提供了一种像素电路结构，该像素电路结构包括：多个像素电路单元，分别用于向多个显示像素单元提供驱动信号，其中，所述多个像素电路单元围绕一镂空区域排布；以及连接部，构造为连接所述镂空区域周围的像素电路单元。在一个实施例中，所述镂空区域为圆形或方形。在一个实施例中，所述多个像素电路单元呈阵列排布。在一个实施例中，所述连接部包括第一连接部，所述镂空区域周围的所述像素电路单元中在第一阵列方向上的两个像素电路单元通过所述第一连接部连接。在一个实施例中，所述第一连接部包括间隔设置的多个第一连接单元，其中，所述第一阵列方向上相对的两个像素电路单元通过所述第一连接单元连接。在一个实施例中，所述第一连接部与所述像素电路单元的半导体走线设置在同一层。在一个实施例中，该像素电路结构进一步包括合并信号线，用于连接所述镂空区域周围的在第一阵列方向上相邻的至少两个像素电路单元；所述连接部包括第二连接部，所述第二连接部包括并排设置的多个第二连接单元；其中，在所述像素电路单元第二阵列方向上相对设置的两条合并信号线通过所述第二连接单元连接。在一个实施例中，所述多个第二连接单元设置为环绕所述镂空区域。在一个实施例中，所述第二连接部与所述像素电路单元的初始化电压信号线设置在同一层。根据本专利技术的第二方面，本专利技术实施例提供了一种显示面板，该面板包括像素电路层，所述像素电路层包括上述任一所述的像素电路结构；以及显示像素层，所述显示像素层包括与所述镂空区域对应设置的开孔。本专利技术实施例提供的像素电路结构和显示面板，通过设置连接部，将镂空区域周围的像素电路单元连接起来，补偿了镂空区域周围的像素电路单元与其他像素电路单元的电阻和电容差异。将本专利技术实施例提供的像素电路结构用于给对应的显示像素单元提供驱动信号时，由于镂空区域周围的像素电路单元与其他像素电路单元的电阻和电容差异减小，进而提高了显示面板开孔区周围显示与非孔区显示的均匀性。附图说明图1所示为本专利技术一实施例提供的像素电路结构的示意图。图2所示为本专利技术另一实施例提供的像素电路结构的示意图。图3所示为本专利技术再一实施例提供的像素电路结构的示意图。图4所示为本专利技术又一实施例提供的像素电路结构的示意图。图5所示为本专利技术一实施例提供的显示面板的结构示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。图1所示为本专利技术一实施例提供的像素电路结构的示意图。如图1所示，该像素电路结构100包括多个像素电路单元10和围绕镂空区域CA排布的多个像素电路单元10’。其中，多个像素电路单元10分别用于向多个显示像素单元提供驱动信号。该像素电路结构100还包括连接部20，构造为连接镂空区域CA周围的像素电路单元10’。具体地，镂空区域CA为未设置像素电路单元10的区域，镂空区域CA的形状可根据实际应用场景的需求而定，例如，当像素电路结构100应用到显示面板中时，镂空区域CA可以根据显示面板中显示像素层开孔的形状而调整，可以为圆形，也可以为方形，本专利技术实施例对镂空区域CA的形状不做具体限定。此外，像素电路单元10的具体数量可以根据实际应用时显示面板中显示像素单元的数量而定，本专利技术实施例对像素电路单元10的具体数量也不做具体限定。本申请专利技术人在研发过程中发现，由于像素电路结构中镂空区域的存在，会造成镂空区域周围的像素电路单元的走线断开，进而导致镂空区域周围的像素电路单元与其他像素电路单元工作时的电阻电容存在差异。有鉴于此，本专利技术实施例设置了连接部20，将镂空区域CA周围的像素电路单元10’断开的走线连接起来，从而降低了镂空区域CA周围的像素电路单元10’与其他像素电路单元10工作时的电阻电容差异。由于镂空区域CA周围的像素电路单元10’与其他像素电路单元10的电阻电容差异减小，将本专利技术实施例提供的像素电路结构100应用到显示面板时，可提高显示面板开孔区周围显示与非孔区显示的均一性。图2所示为本专利技术另一实施例提供的像素电路结构的示意图。如图2所示，像素电路结构200包括呈阵列排布的多个像素电路单元10和围绕镂空区域CA周围的像素电路单元10’。像素电路结构200还包括第一连接部21，构造为连接镂空区域CA周围的像素电路单元10’中在第一阵列方向(如图2所示的y方向)上的两个像素电路单元10’。具体地，第一连接部21包括如图2所示的沿第一阵列方向(如图2所示的y方向)相对设置的多条第一走线001，以及沿第二阵列方向(如图2所示的x方向)相对设置的多条第二走线002，第一走线001和第二走线002交替连接形成环绕镂空区域CA的封闭环。在像素电路单元10工作时，由于镂空区域CA周围的像素电路单元10’中第一阵列方向(如图2所示的y方向)上相对的像素电路单元10’断开的走线通过第一连接部21连接起来，因此，降低了与其他非镂空区域CA周围的像素电路单元10的电阻电容差异。此外，由于像素电路单元10’共用第一连接部21，有利于实现较窄的走线布局空间设计。应当理解，实际设计时，第一走线001和第二走线002不限于图2中的直线状，可根据实际应用过程中的需求而调整。本专利技术实施提供的像素电路结构200，通过第一连接部21将镂空区域CA周围的第一阵列方向(如图2所示的y方向)上的像素电路单元10’连接起来，保证了第一阵列方向(如图2所示的y方向)上像素电路单元10工作时电阻和电容的均一性。在本专利技术实施例中，第一连接部21与像素电路单元10的半导体走线101设置在同一层。具体地，像素电路单元10的半导体走线101可用于形成像素电路单元10中的薄膜晶体管(ThinFilmTransisto本文档来自技高网...

【技术保护点】
1.一种像素电路结构，其特征在于，包括：/n多个像素电路单元，分别用于向多个显示像素单元提供驱动信号，其中，所述多个像素电路单元围绕一镂空区域排布；以及/n连接部，构造为连接所述镂空区域周围的像素电路单元。/n

【技术特征摘要】
1.一种像素电路结构，其特征在于，包括：
多个像素电路单元，分别用于向多个显示像素单元提供驱动信号，其中，所述多个像素电路单元围绕一镂空区域排布；以及
连接部，构造为连接所述镂空区域周围的像素电路单元。


2.根据权利要求1所述的像素电路结构，其特征在于，所述镂空区域为圆形或方形。


3.根据权利要求1所述的像素电路结构，其特征在于，所述多个像素电路单元呈阵列排布。


4.根据权利要求3所述的像素电路结构，其特征在于，所述连接部包括第一连接部，所述镂空区域周围的像素电路单元中在第一阵列方向上的两个像素电路单元通过所述第一连接部连接。


5.根据权利要求4所述的像素电路结构，其特征在于，所述第一连接部包括间隔设置的多个第一连接单元，其中，所述第一阵列方向上相对的两个像素电路单元通过所述第一连接单元连接。


6.根据权利要求4所述的像素电路结构，其特征在...

【专利技术属性】
技术研发人员：高琳华，张九占，马志丽，胡祖权，
申请(专利权)人：昆山国显光电有限公司，
类型：发明
国别省市：江苏;32