存储器压缩散列机制制造技术

本申请公开了存储器压缩散列机制。公开了用于促进存储器数据压缩的装置。装置包括：存储器，具有多个区块，用于存储主数据和与主数据相关联的元数据；以及存储器管理单元(MMU)，耦合至多个区块，用于执行散列函数来为主数据和元数据计算到存储器中的虚拟地址位置中的索引，并且调节元数据虚拟地址位置以将每个经调节的元数据虚拟地址位置存储在存储相关联的主数据的区块中。

【技术实现步骤摘要】
存储器压缩散列机制
本专利技术总体上涉及图形处理，并且更具体地涉及存储器数据压缩。
技术介绍
图形处理单元(GPU)是高度线程化机器，其中并行地执行程序的数百个线程以实现高吞吐量。GPU线程组被实现在网格着色应用中以执行三维(3D)渲染。随着越来越复杂的GPU需要大量计算，保持存储器带宽要求是有挑战的。因此，带宽压缩已经变得关键以确保硬件/存储器子系统能支持所需的带宽。附图说明为了以能够详细理解本专利技术的以上记载特征的方式，可通过参考实施例来对以上简要概括的本专利技术进行更具体的描述，这些实施例中的一些在所附附图中被图示。然而，应注意的是，附图仅展示本专利技术的典型的实施例，且因此将不被视为限制其范围，因为本专利技术可以承认其他等效实施例。图1是根据实施例的处理系统的框图；图2是根据实施例的处理器的框图；图3是根据实施例的图形处理器的框图；图4是根据一些实施例的图形处理器的图形处理引擎的框图；图5是由附加实施例提供的图形处理器的框图；图6A和图6B图示线程执行逻辑，该线程本文档来自技高网...

【技术保护点】
1.一种用于促进存储器数据压缩的装置，包括：/n存储器，具有多个区块，用于存储主数据和与所述主数据相关联的元数据；以及/n存储器管理单元MMU，耦合至所述多个区块，用于执行散列函数来为所述主数据和所述元数据计算到存储器中的虚拟地址位置中的索引，并且调节元数据虚拟地址位置以将每个经调节的元数据虚拟地址位置存储在存储相关联的主数据的区块中。/n

【技术特征摘要】
20190318 US 16/356,4551.一种用于促进存储器数据压缩的装置，包括：
存储器，具有多个区块，用于存储主数据和与所述主数据相关联的元数据；以及
存储器管理单元MMU，耦合至所述多个区块，用于执行散列函数来为所述主数据和所述元数据计算到存储器中的虚拟地址位置中的索引，并且调节元数据虚拟地址位置以将每个经调节的元数据虚拟地址位置存储在存储相关联的主数据的区块中。


2.如权利要求1所述的装置，其中，所述MMU调节所述元数据的地址位置包括：将要存储在所述区块中的所述元数据组合以生成元数据块。


3.如权利要求2所述的装置，其中，所述MMU调节所述元数据的地址位置进一步包括：执行一个或多个移位操作。


4.如权利要求3所述的装置，其中，所述MMU包括多个MMU，每个MMU耦合至所述多个区块中的一个或多个。


5.如权利要求4所述的装置，其中，所述多个MMU中的每一个包括实现为执行所述散列函数的散列表。


6.如权利要求5所述的装置，其中，所述多个MMU中的每一个进一步执行线性映射以将主数据地址映射到元数据地址。


7.如权利要求4所述的装置，进一步包括：
第一MMU，耦合至第一区块，所述第一区块用于存储第一集合的主数据和与所述第一集合的主数据相关联的第一元数据块的元数据；以及
第二MMU，耦合至第二区块，所述第二区块用于存储第二集合的主数据和与所述第二集合的主数据相关联的第二元数据块的元数据。


8.一种用于促进存储器数据压缩的方法，包括：
执行散列函数来为主数据和与所述主数据相关联的元数据计算到存储器中的虚拟地址位置中的索引；
调节元数据虚拟地址位置；以及
将所述元数据存储在经调节的元数据虚拟地址位置处，其中每个经调节的元数据虚拟地址位置位于存储相关联的主数据的区块中。


9.如权利要求8所述的方法，进一步包括：
接收主数据地址；以及
将所述主数据地址映射到元数据地址。


10.如权利要求9所述的方法，进一步包括：调节所述元数据的地址位置包括执行一个或多个移位操作。


11.如权利要求10所述的方法，进一步包括：将要存储在所述区块中的所述元数据组合以生成元数据块。

【专利技术属性】
技术研发人员：A·R·阿普，A·考克，J·雷，N·库雷，P·萨蒂，S·卡玛，V·兰甘纳坦，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US