一种适用于SiC MOSFET并联的驱动电路制造技术

本发明专利技术公开了一种适用于SiC MOSFET并联的驱动电路，包括：栅极电阻R

【技术实现步骤摘要】
一种适用于SiCMOSFET并联的驱动电路
本专利技术涉及驱动电路
，具体为一种适用于SiCMOSFET并联的驱动电路。
技术介绍
随着SiCMOSFET等宽禁带半导体器件的出现，电力电子设备可以工作在更高的工作电压、功率、功率密度、开关频率、工作温度下，并可以实现更小的体积、损耗等。SiCMOSFET相较于传统器件SiIGBT，可应用在更高开关频率、更高功率密度的场合，其性能明显优于SiIGBT。但由于工艺技术的限制，单个SiCMOSFET器件的耐流值有限，还无法完全取代SiIGBT，只能适用于小电流等级的应用场合。将具有低电流承受能力的SiCMOSFET器件应用于大电流应用场合，需要将SiCMOSFET单管进行并联，从而达到提高电流等级的目的。由于制造工艺的差别及误差，即使是同一批的SiCMOSFET，其特性也存在一定的差异。另外，电路的寄生参数也无法保证完全一致。因此，多个SiCMOSFET并联运行时通常会有电流不均衡的问题，其中包括，开关过程中出现的动态电流的不均衡以及导通时刻的静态电流不均衡问题。由于不均衡电流的存在，容易使其中部分SiCMOSFET流通巨大的电流，造成器件的损坏。
技术实现思路
本专利技术的目的在于克服上述现有技术的缺点，提供了一种适用于SiCMOSFET并联的驱动电路，能够保证并联的各SiCMOSFET的电流实现均衡,有效避免由于电流应力不均造成的器件损坏现象，并对各SiCMOSFET器件进行有效地保护，延长使用寿命,提升并联器件的电气性能和耐用性。r>为实现上述目的，本专利技术提供如下技术方案：一种适用于SiCMOSFET并联的驱动电路，包括：两个SiCMOSFET：第一SiCMOSFET管、第二SiCMOSFET，两个体二极管：第一体二极管、第二体二极管，两个栅极电阻：第一栅极电阻、第二栅极电阻，两个源极电阻：第一源极电阻、第二源极电阻，两个肖特基二极管：第一肖特基二极管、第二肖特基二极管，两个栅源极SiMOSFET：第一栅源极SiMOSFET管、第二栅源极SiMOSFET管；其中，所述第一SiCMOSFET管漏极与第一体二极管阴极、第二SiCMOSFET管漏极、第二体二极管阴极相连接构成公共漏极D；公共栅极G端经第一栅极电阻连接到第一栅源极SiMOSFET管漏极和第一SiCMOSFET管栅极，经第二栅极电阻连接到第二栅源极SiMOSFET管漏极和第二SiCMOSFET管栅极。优选的，公共端AS与第一源极电阻一端、第一肖特基二极管阳极、第二源极电阻一端、第二肖特基二极管阳极相连。优选的，公共源极S与第一源极电阻另一端、第一肖特基二极管阴极、第一栅源极SiMOSFET管源极、第一SiCMOSFET管源极、第一体二极管D1阳极、第二源极电阻另一端、第二肖特基二极管阴极、第二栅源极SiMOSFET管源极、第二SiCMOSFET管源极、第二体二极管阳极相连。优选的，不同的器件有不同的开通时间ton、关断时间toff、不同的栅极阈值电压VGS、不同的密勒电容Cres和不同的栅极电荷特性，其表达式为：VG＝f(QG)其中，VG为栅极电压，QG为栅极电荷量；两个SiCMOSFET并联会导致：栅极阈值电压VGS更低的SiCMOSFET先导通，并将电压钳位在器件的“密勒平台期”，直至密勒电容Cres充能完成，电压才能升至第二个SiCMOSFET的栅极阈值电压VGS，完成导通，首先导通的SiCMOSFET会承受额外的开通损耗。优选的，所述第一栅极电阻、第二栅极电阻分别使第一SiCMOSFET管、第二SiCMOSFET管栅极电压独立上升下降，平衡开关速度。与现有技术相比，本专利技术的有益效果是：本专利技术提供的技术方案，给每个SiCMOSFET增加独立的栅极电阻，此方案使每个SiCMOSFET的栅极电压可以独立地上升及下降。保证了在每个SiCMOSFET的栅极阈值电压有差异的情况下实现同时开关。本专利技术提供的技术方案，给每个SiCMOSFET增加独立的源极电阻，此方案使并联SiCMOSFET源极之间的环流限制在较小的数值，并形成良性负反馈，降低开关较快的SiCMOSFET的开关速度，提高开关较慢的SiCMOSFET的开关速度，使电路运行取得平衡。另外，给每个源极电阻并联肖特基二极管，使电路在短路情况下，其驱动的保护速度不会因为源极电阻而减慢。本专利技术提供的技术方案，给每个SiCMOSFET在栅极与源极之间增加SiMOSFET，此方案不仅可以有效地防止SiCMOSFET的误开通，还可以防止由于SiCMOSFET栅极承受负压导致的栅极绝缘层损坏。本专利技术提供的技术方案，有效地避免了并联的SiCMOSFET的电流不均衡问题，降低由于不均流带来的损耗及可靠性问题，并对各SiCMOSFET器件进行有效的保护，提升器件的电气性能和耐用性。附图说明图1为本专利技术电路原理图；图2是本专利技术的拓扑结构图；图3是本专利技术中栅极电阻带来优势的电路原理图；图4是本专利技术中源极电阻带来优势的电路原理图；图5是本专利技术中并联肖特基二极管带来优势的电路原理图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。在本专利技术的描述中，需要说明的是，术语“上”、“下”、“内”、“外”“前端”、“后端”、“两端”、“一端”、“另一端”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。在本专利技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“设置有”、“连接”等，应做广义理解，例如“连接”，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本专利技术中的具体含义。请参阅图1-5，本专利技术提供一种技术方案：本专利技术所述的SiCMOSFET并联驱动电路包括：两个SiCMOSFET：第一SiCMOSFET管M1、第二SiCMOSFET管M2，两个体二极管：第一体二极管D1、第二体二极管D2，两个栅极电阻：第一栅极电阻Rg1、第二栅极电阻Rg2，两个源极电阻：第一源极电阻Rs1、第二源极电阻Rs2，两个肖特基二极管：第一肖特基二极管Ds1、第二肖特基二极管Ds2，两个栅源极SiMOSFET：第一栅源极SiMOSFET管Q1、第二栅源极SiMOSFET管Q2；其中，第一SiCMOSFET管M1本文档来自技高网...

【技术保护点】
1.一种适用于SiC MOSFET并联的驱动电路，其特征在于：包括：两个SiC MOSFET：第一SiC MOSFET管、第二SiC MOSFET，两个体二极管：第一体二极管、第二体二极管，两个栅极电阻：第一栅极电阻、第二栅极电阻，两个源极电阻：第一源极电阻、第二源极电阻，两个肖特基二极管：第一肖特基二极管、第二肖特基二极管，两个栅源极Si MOSFET：第一栅源极SiMOSFET管、第二栅源极Si MOSFET管；其中，所述第一SiC MOSFET管漏极与第一体二极管阴极、第二SiC MOSFET管漏极、第二体二极管阴极相连接构成公共漏极D；公共栅极G端经第一栅极电阻连接到第一栅源极SiMOSFET管漏极和第一SiC MOSFET管栅极，经第二栅极电阻连接到第二栅源极Si MOSFET管漏极和第二SiC MOSFET管栅极。/n

【技术特征摘要】
1.一种适用于SiCMOSFET并联的驱动电路，其特征在于：包括：两个SiCMOSFET：第一SiCMOSFET管、第二SiCMOSFET，两个体二极管：第一体二极管、第二体二极管，两个栅极电阻：第一栅极电阻、第二栅极电阻，两个源极电阻：第一源极电阻、第二源极电阻，两个肖特基二极管：第一肖特基二极管、第二肖特基二极管，两个栅源极SiMOSFET：第一栅源极SiMOSFET管、第二栅源极SiMOSFET管；其中，所述第一SiCMOSFET管漏极与第一体二极管阴极、第二SiCMOSFET管漏极、第二体二极管阴极相连接构成公共漏极D；公共栅极G端经第一栅极电阻连接到第一栅源极SiMOSFET管漏极和第一SiCMOSFET管栅极，经第二栅极电阻连接到第二栅源极SiMOSFET管漏极和第二SiCMOSFET管栅极。


2.根据权利要求1所述的一种适用于SiCMOSFET并联的驱动电路，其特征在于：公共端AS与第一源极电阻一端、第一肖特基二极管阳极、第二源极电阻一端、第二肖特基二极管阳极相连。


3.根据权利要求1所述的一种适用于SiCMOSFET并联的驱动电路，其特征在于：公共源极S与第一源极电阻另一端...

【专利技术属性】
技术研发人员：张雷，赵婧琳，孙艺鹤，任磊，杨德健，严秋锋，
申请(专利权)人：南通大学，
类型：发明
国别省市：江苏;32