一种采用CDMA通信的静止无功发生器制造技术

本实用新型专利技术公开了一种采用CDMA通信的静止无功发生器，包括中央处理单元，以及与所述中央处理单元相连的FPGA单元、外部存储单元、CDMA通信单元；所述中央处理单元为TMS320F28377D高速4核DSP，所述中央处理单元用于获取输入数据后进行FFT分析；所述外部存储单元用于存储设置数据；所述CDMA通信单元为CM180CDMA模块，所述CDMA通信单元用于通过CDMA传输数据。本实用新型专利技术所述的一种采用CDMA通信的静止无功发生器，通过采用TMS320F2837xD四核Delfino

【技术实现步骤摘要】
一种采用CDMA通信的静止无功发生器
本技术涉及CDMA通信及静止无功发生器领域，特别涉及一种采用CDMA通信的静止无功发生器。
技术介绍
静止无功发生器是一种应用广泛的电源无功补偿设备。目前市面上的静止无功发生器比较陈旧，通常其采用的中央处理单元处理速度慢，扩展性能不强，或者使用多个中央处理单元，使得整机性能不稳定。同时设备外围通讯接口很少往往需要外扩功能模块、给客户及生产厂商带来极大的不便。由于客户不断的增加，机器类型也不断的增加，这一缺点给管理、维修及售后带来极大的不便。并且，现有技术中的静止无功发生器一般采用通信距离最近的RS485/RS232通信方式，使设备的运行状态数据上传及下载效率大大的下降，并且通信方式不够灵活，使客户的人工成本增加。此外，现有技术中处理器使用处理速度较慢的定点DSP来做中央处理单元，设备温度高等缺点。
技术实现思路
本技术的主要目的在于提供一种采用CDMA通信的静止无功发生器，可以有效解决
技术介绍
中的问题。为实现上述目的，本技术采取的技术方案为：一种采用CDMA通信的静止无功发生器，包括中央处理单元，以及与所述中央处理单元相连的FPGA单元、外部存储单元、CDMA通信单元；所述中央处理单元为TMS320F28377D高速4核DSP，所述中央处理单元用于获取输入数据后进行FFT分析；所述外部存储单元用于存储设置数据；所述CDMA通信单元为CM180CDMA模块，所述CDMA通信单元用于通过CDMA传输数据。进一步的，还包括：AD采集单元，与所述中央处理单元相连，用于采样电网和负载的电流波形。进一步的，所述FPGA单元的一端连接有PWM驱动单元，所述PWM驱动单元的一端连接有IGBT三电平单元，PWM驱动单元用于进行保护IGBT三电平单元，其保护速度可以达到nS级。进一步的，还包括：显示屏输出单元，通过232接口与所述中央处理单元相连，用于将所述数据进行输出并显示；显示屏输入单元，与所述中央处理单元相连，用于采样各种信息。进一步的，还包括：调试通讯接口单元，与所述中央处理单元相连，用于进行调试通信。进一步的，还包括：配置存储单元，与所述中央处理单元相连，用于存储用户已经工厂设置数据。进一步的，还包括：电源转换单元，与所述中央处理单元相连，用于进行电压转换。进一步的，所述显示屏输出单元支持薄膜场效应晶体管TFT4.3寸真彩输出。与现有技术相比，本技术具有如下有益效果：本技术通过采用TMS320F2837xD四核DelfinoTM微控制器，使得机器性能更强劲，性能更稳定，并且用户扩展性强，同时，采用CDMA通信方式，使得通讯速度更加快并可以实现远程控制，并且通讯方式更加灵活，此外，本技术还采用外部存储芯片存储消费数据，数据更稳定。该技术中未涉及部分均与现有技术相同或可采用现有技术加以实现。附图说明图1为本技术一种采用CDMA通信的静止无功发生器的结构框图。具体实施方式为使本技术实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体实施方式，进一步阐述本技术。实施例本技术的一种采用CDMA通信的静止无功发生器的结构如图1所示，包括中央处理单元，以及与中央处理单元相连的FPGA单元、外部存储单元、CDMA通信单元；中央处理单元为TMS320F28377D高速4核DSP，中央处理单元用于获取输入数据后进行FFT分析；外部存储单元用于存储设置数据；CDMA通信单元为CM180CDMA模块，CDMA通信单元用于通过CDMA传输数据。进一步的，还包括：AD采集单元，与中央处理单元相连，用于采样电网和负载的电流波形。进一步的，FPGA单元的一端连接有PWM驱动单元，PWM驱动单元的一端连接有IGBT三电平单元，PWM驱动单元用于进行保护IGBT三电平单元，其保护速度可以达到nS级。进一步的，还包括：显示屏输出单元，通过232接口与中央处理单元相连，用于将数据进行输出并显示；显示屏输入单元，与中央处理单元相连，用于采样各种信息。进一步的，还包括：调试通讯接口单元，与中央处理单元相连，用于进行调试通信。进一步的，还包括：配置存储单元，与中央处理单元相连，用于存储用户已经工厂设置数据。进一步的，还包括：电源转换单元，与中央处理单元相连，用于进行电压转换。在优选的实施例中，本技术的中央处理单元可以采用TMS320F28377D处理器。通过采用4核高速DSP处理器，使得机器功能更丰富，性能更稳定，并且用户扩展性强。该DSP是功能强大的32位浮点微控制器单元(MCU)，适合用于数字电源和工业驱动器。TMS320F28377D支持新型双核C28x架构，显著提升了系统性能；同时集成有模拟和控制外设，允许设计人员整合控制架构，消除了在高端系统中使用多处理器的需求。双实时控制子系统基于TI的32位C28x浮点CPU，每个内核中可提供200MHz的信号处理性能。C28xCPU的性能通过新型TMU加速器和VCU加速器得到了进一步提升，TMU加速器可快速执行包含变换和转矩环路计算中常见的三角运算的算法；VCU加速器可缩短编码应用中常见的复杂数学运算的时间。F2837xD微控制器系列采用两个CLA实时控制协处理器。CLA是一款独立的32位浮点处理器，运行速度与主CPU相同。它会对外设触发器作出响应，并与主C28xCPU同时执行代码。这种并行处理功能可有效加倍实时控制系统的计算性能。通过利用CLA执行时间关键型功能，主C28xCPU可以得到释放，以便用于执行通信和诊断等其他任务。双C28x+CLA架构可在各种系统任务之间实现智能分区。例如，一个C28x+CLA内核可用于跟踪速度和位置，而另一个C28x+CLA内核则可用于控制转矩和电流环路。TMS320F2837xD支持高达1MB(512KW)的板载闪存(含纠错码(ECC))以及高达204KB(102KW)的SRAM。每个CPU上还提供两个128位安全区，以实现代码保护。F2837xDMCU上还集成了性能模拟和控制外设，进一步实现系统整合。四个独立的16位ADC可准确、高效地管理多个模拟信号，从而最终提高系统吞吐量。新型Σ-Δ滤波器模块(SDFM)与Σ-Δ调制器配合使用可实现隔离分流测量。包含窗口化比较器的比较器子系统(CMPSS)可在超过或未满足电流限制条件的情况下保护功率级。其他模拟和控制外设包括DAC、PWM、eCAPs、eQEP以及其他外设。EMIF、CAN模块(符合ISO11898-1/CAN2.0B)等外设以及新型uPP接口扩展了F2837xD的连接功能。uPP接口是C2000MCU的新功能，支持利用相似的uPP接口与FPGA或其他处理器实现高速并行连接。最后，具有MAC和PHY的USB2.0端口使用户能够轻松地将通用串行总本文档来自技高网...

【技术保护点】
1.一种采用CDMA通信的静止无功发生器，其特征在于，包括中央处理单元，以及与所述中央处理单元相连的FPGA单元、外部存储单元、CDMA通信单元；/n所述中央处理单元为TMS320F28377D高速4核DSP，所述中央处理单元用于获取输入数据后进行FFT分析；/n所述外部存储单元用于存储设置数据；/n所述CDMA通信单元为CM180CDMA模块，所述CDMA通信单元用于通过CDMA传输数据。/n

【技术特征摘要】
1.一种采用CDMA通信的静止无功发生器，其特征在于，包括中央处理单元，以及与所述中央处理单元相连的FPGA单元、外部存储单元、CDMA通信单元；
所述中央处理单元为TMS320F28377D高速4核DSP，所述中央处理单元用于获取输入数据后进行FFT分析；
所述外部存储单元用于存储设置数据；
所述CDMA通信单元为CM180CDMA模块，所述CDMA通信单元用于通过CDMA传输数据。


2.根据权利要求1所述的一种采用CDMA通信的静止无功发生器，其特征在于，还包括：
AD采集单元，与所述中央处理单元相连，用于采集电网波形，本设备的补偿波形。


3.根据权利要求1所述的一种采用CDMA通信的静止无功发生器，其特征在于，所述FPGA单元的一端连接有PWM驱动单元，所述PWM驱动单元的一端连接有IGBT三电平单元，PWM驱动单元用于进行保护IGBT三...

【专利技术属性】
技术研发人员：王国庆，
申请(专利权)人：深圳索瑞德电子有限公司，
类型：新型
国别省市：广东;44