一种实现低抖动锁相环的关键电路制造技术

本发明专利技术涉及集成电路技术领域，本发明专利技术公开一种实现低抖动锁相环的关键电路，主要由带有四个输出端的鉴频鉴相器、两个相同的电荷泵、主环路低通滤波器和一个RC串联电路组成，针对传统电路中压控振荡器的控制电压受鉴频鉴相器以及电荷泵的非理想效应影响严重的缺点以及滤波器中的滤波电容值较大的情况，提出了一种采用“电容倍增”技术来减小滤波电容大小的方法，该方法采用两个结构相同但是充放电路径不同的电荷泵，并且通过在环路滤波器中插入一个开关来降低电压抖动等的锁相环关键电路。本发明专利技术结构简单，易于实现，适合高性能要求的锁相环应用。

【技术实现步骤摘要】
一种实现低抖动锁相环的关键电路
本专利技术涉及集成电路
，具体为一种实现低抖动锁相环的关键电路。
技术介绍
电荷泵锁相环是目前锁相环电路设计的主流，其具有捕捉时间短、捕捉范围宽以及线性度更高等优点，广泛地应用于现代通信及射频领域中。良好的杂散性能够使得锁相环满足接收机的灵敏度要求。典型的锁相环电路由鉴频鉴相器、电荷泵、低通滤波器、压控振荡器以及分频器等组成。在实际应用中，由于电荷泵的的充放电过程所产生的电流失配、时钟馈通以及电荷共享等非理想效应，都会导致压控振荡器的控制电压(低通滤波器上的电压信号)产生较大的波动，从而影响整个锁相环系统的稳定性。同时，在输入频率比较低或者电荷泵的充放电电流比较小的情况下，就需要一个大的滤波电容对压控振荡器的控制电压进行滤波，大的电容会占用更大的芯片面积。
技术实现思路
本专利技术的目的在于提供一种实现低抖动锁相环的关键电路，以解决现有技术中提出的锁相环系统的稳定性差、结构复杂，不易于实现的问题。为实现上述目的，本专利技术提供如下技术方案：一种实现低抖动锁相环的关键电路，包括：带有四个输出端的鉴频鉴相器、两个相同结构的电荷泵、一个主环路低通滤波器和一个RC串联电路；其中，带有四个输出端的所述鉴频鉴相器，用于对输入的基准信号的频率和锁相环的反馈信号频率进行比较，检测两个信号的相位差，并将这两个相位差转换为脉冲形式的四个输出信号，用于控制电荷泵的充放电电流；两个相同结构的所述电荷泵用于产生两个流入不同路径的充放电电流，且二者的电流方向是相反的，两个电荷泵的电流差流过后续的低通滤波器；所述主环路低通滤波器，用于将电荷泵的电流转化为电压信号，同时过滤掉充放电电流中的高频成分，使得模拟信号更加稳定；所述RC串联电路，用于对主环路滤波器的输出电压进行分压。为了降低由于鉴频鉴相器以及电荷泵的非理想效应所产生的压控振荡器的控制电压(Vcont)的波动，在传统的无源二阶低通滤波器中引入一个开关S1，将鉴频鉴相器和电荷泵与后面的压控振荡器(VCO)隔离开，并在电容C2上串联一个电阻R2，以提高系统稳定性，因为压控振荡器的控制电压Vcont没有必要一直与电荷泵的输出端相连，所以将开关S1插在主环路滤波器(由R1和C1组成)和RC串联电路之间，使得开关S1在鉴频鉴相器和电荷泵工作期间保持关断状态，并且仅在电荷泵关闭后再打开，因此由鉴频鉴相器和电荷泵在工作过程中存在的的非理想效应所引起的电压波动仅仅出现在电压V1上，而不会影响后续的压控振荡器的控制电压Vcont，当开关S1闭合后，主环路滤波器上的电压V1与RC串联电路上的电压进行分压，次环路滤波器中电阻R2的引入使得压控振荡器的控制电压在分压期间产生一个电压跃变，引入一个零点，从而提高了环路的稳定性。在外部输入频率较低或者电荷泵的充放电电流较小时，主环路滤波器中所需要的电容C1就会比较大，所以为了降低芯片面积，本设计中采用了一种“电容倍增电路”，该结构中包含两个电荷泵电路(CP1和CP2)，两个电荷泵的充放电电流分别表示为Ip1和Ip2，其中，Ip2＝αIp1，电荷泵1(CP1)的充放电电流流过主环路滤波器中的R1和C1，而电荷泵2(CP2)的充放电电流仅流过电容C1，电荷泵1(CP1)和电荷泵2(CP2)的充放电控制信号是同步的，但是充放电的方向相反，即电荷泵1(CP1)充电时，电荷泵2(CP2)放电，反之亦然，在这种情况下，锁相环的相位误差与主环路滤波器产生的输出电压的传递函数变为：由于Ip1-Ip2＝(1-α)Ip1，有从公式(2)中可以看出，此时电容C1的值相当于原来的1/(1-α)倍，假设α＝0.8，则电容C1变为原来的5倍，从而使得C1占用的芯片面积减小为原来的1/5。为了给两个电荷泵(CP1和CP2)提供合适的上升和下降电流的控制脉冲，采用了鉴频鉴相器的两组分别具有相反输出的电压信号(QA、QA-、QB、QB-，其中QA与QA-互为相反；QB与QB-互为相反)，其中D触发器1的反向输出信号QA-作为电荷泵1(CP1)的“上拉电流”的控制信号(CP1的输入端1)；D触发器2的正向输出信号QB作为电荷泵1(CP1)的“下拉电流”的控制信号(CP1的输入端2)；D触发器2的负向输出信号QB-作为电荷泵2(CP2)的“上拉电流”的控制信号(CP2的输入端3)，D触发器1的正向输出信号QA作为电荷泵2(CP2)的“下拉电流”的控制信号(CP2的输入端4)。本专利技术提出的一种实现低抖动锁相环的关键电路，有益效果在于：本专利技术采用电容倍增的技术来减小滤波电容大小的方法，该方法采用两个结构相同但是充放电路径不同的电荷泵，并且通过在环路滤波器中插入一个开关来降低电压抖动等的锁相环关键电路，具有结构简单，易于实现的效果，适合高性能要求的锁相环应用。附图说明图1为电荷泵锁相环的原理框图；图2为带有四个输出端的鉴频鉴相器的原理图；图3为本专利技术的降低锁相环抖动的关键模块结构示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。请参阅图1，电荷泵锁相环的原理框图，由鉴频鉴相器、电荷泵、主环路低通滤波器、压控振荡器以及分频器组成，鉴频鉴相器的作用是将输入的基准信号和分频器输出的反馈信号进行比较，检测两个信号的相位差，并将这两个相位差转换为脉冲形式的UP和DN信号，进而控制电荷泵中的开关管，实现对后级电路的充放电，电荷泵的充放电电流经过低通滤波器，进而将电流转化为电压，同时过滤掉充放电电流中的高频成分，使得模拟控制信号更加稳定，对提高反馈控制系统的稳定性起关键作用，而压控振荡器可产生随控制电压变化的时钟输出，它实现了“电压”到“频率”的转化。需要说明的是，图1所示的结构示意图中，各模块之间的连线，仅用于表示电路模块之间具有连接关系，并不代表具体的电路连接方式。请参阅图2，带有四个输出端的鉴频鉴相器，用于对输入的基准信号的频率和锁相环的反馈信号频率进行比较，检测两个信号的相位差，并将这两个相位差转换为脉冲形式的四个输出信号，用于控制电荷泵的充放电电流；其中，D触发器1的D输入端连接电源VDD、D触发器1的时钟输入端CK连接输入基准信号fin、D触发器1的正向输出端分别连接电荷泵2的“下拉电流”控制端4和与门1的一个输入端、D触发器1的负向输出端连接电荷泵1的“上拉电流”控制端1、D触发器2的D输入端连接电源电压VDD、D触发器2的时钟输入端CK连接环路反馈信号fbck、D触发器2的正向输出端分别连接电荷泵1的“下拉电流”控制端2和与门1的另一个输入端、D触发器2的负向输出端连接电荷泵2的“上拉电流”控制端3、与门1的输出端分别连接D触发器1和D触发器2的复位端。请参阅图3，实本文档来自技高网...

【技术保护点】
1.一种实现低抖动锁相环的关键电路，其特征在于，包括：/n带有四个输出端的鉴频鉴相器、两个相同结构的电荷泵、一个主环路低通滤波器和一个RC串联电路；/n其中，带有四个输出端的所述鉴频鉴相器，用于对输入的基准信号的频率和锁相环的反馈信号频率进行比较，检测两个信号的相位差，并将这两个相位差转换为脉冲形式的四个输出信号，用于控制电荷泵的充放电电流；/n两个相同结构的所述电荷泵用于产生两个流入不同路径的充放电电流，且二者的电流方向是相反的，两个电荷泵的电流差流过后续的低通滤波器；/n所述主环路低通滤波器，用于将电荷泵的电流转化为电压信号，同时过滤掉充放电电流中的高频成分，使得模拟信号更加稳定；/n所述RC串联电路，用于对主环路滤波器的输出电压进行分压。/n

【技术特征摘要】
1.一种实现低抖动锁相环的关键电路，其特征在于，包括：
带有四个输出端的鉴频鉴相器、两个相同结构的电荷泵、一个主环路低通滤波器和一个RC串联电路；
其中，带有四个输出端的所述鉴频鉴相器，用于对输入的基准信号的频率和锁相环的反馈信号频率进行比较，检测两个信号的相位差，并将这两个相位差转换为脉冲形式的四个输出信号，用于控制电荷泵的充放电电流；
两个相同结构的所述电荷泵用于产生两个流入不同路径的充放电电流，且二者的电流方向是相反的，两个电荷泵的电流差流过后续的低通滤波器；
所述主环路低通滤波器，用于将电荷泵的电流转化为电压信号，同时过滤掉充放电电流中的高频成分，使得模拟信号更加稳定；
所述RC串联电路，用于对主环路滤波器的输出电压进行分压。


2.根据权利要求1所述的一种实现低抖动锁相环的关键电路，其特征在于：所述鉴频鉴相器包括：两个时钟上升沿触发的D触发器和一个与门；
所述电荷泵包含两个输入端，一个输出端，用于通过两个开关控制信号控制输出的充放电电流；
所述主环路低通滤波器由一个电阻和电容构成，用于将电流信号转化为电压信号，并滤除高频成分。


3.根据权利要求1或2所述的一种实现低抖动锁相环的关键电路，其特征在于：所述的鉴频鉴相器包括D触发器1、D触发器2与门1；
其中，D触发器1的D输入端连接电源VDD、D触发器1的时钟输入端CK连接输入基准信号fin、D触发器1的正向输出端分别连接电荷...

【专利技术属性】
技术研发人员：李迪，杨毅，姜婵荣，甘晓文，乌恒洋，乜博涵，牛翔宇，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61