接触孔的刻蚀方法及接触孔刻蚀结构技术

本发明专利技术公开了一种接触孔的刻蚀方法，包括：在半导体衬底上形成主要成分为二氧化硅的层间膜；采用光刻工艺定义出多晶硅栅上接触孔和有源区上接触孔的形成区域；采用二氧化硅对多晶硅高刻蚀选择比的刻蚀工艺对所述层间膜进行第一次刻蚀直至多晶硅栅的顶面露出停止；采用多晶硅对二氧化硅高刻蚀选择比的刻蚀工艺进行第二次刻蚀，对所述多晶硅栅进行设定深度的刻蚀；采用二氧化硅对多晶硅高刻蚀选择比的刻蚀工艺对所述层间膜进行第三次刻蚀直至有源区的顶面露出停止。本发明专利技术还公开接触孔刻蚀结构。本发明专利技术加大对多晶硅的刻蚀量，使接触孔与多晶硅的接触面积增大，从而显著降低接触孔与多晶硅栅的接触电阻，保证器件的多晶硅栅的电阻及整个电路的性能。

【技术实现步骤摘要】
接触孔的刻蚀方法及接触孔刻蚀结构
本专利技术涉及半导体集成电路制造领域，特别涉及一种接触孔的刻蚀方法及接触孔刻蚀结构。
技术介绍
半导体集成电路集成于同一晶圆(wafer)即半导体衬底如硅衬底上，晶圆上的集成电路的器件的各掺杂区需要通过接触孔和金属层引出，接触孔和金属层组成金属互联结构。在半导体制造工艺中，硅接触孔刻蚀主要形成两种结构，一种是多晶硅栅上的的接触孔，一种是有源区(形成于电子型/空穴型重掺杂硅衬底)上的接触孔。有些工艺在接触孔形成以前没有在有源区形成硅化物，如图1所示为硅接触孔刻蚀结构的器件截面示意图，接触孔的刻蚀包括如下步骤：步骤1，在半导体衬底101上形成层间膜104，所述层间膜104的主要成分为二氧化硅。所述半导体衬底101为硅衬底，在所述半导体衬底101表面上形成有集成电路。所述集成电路的器件包括需要引出电极的有源区102、多晶硅栅103。所述集成电路的器件的需要引出电极的有源区102包括源区或漏区。其中，多晶硅栅103的高度典型值为2000埃，层间膜104的高度典型值为7000埃。步骤2，采用光刻工艺定义出多晶硅上接触孔105的形成区域和有源区上接触孔106的形成区域。步骤3，采用二氧化硅对多晶硅高刻蚀选择比的刻蚀工艺对所述层间膜104进行刻蚀，通过一步刻蚀到底形成多晶硅栅上接触孔105和有源区上接触孔106。当多晶硅栅103表面露出后，由于刻蚀过程采用的是二氧化硅对硅高刻蚀选择比，所以多晶硅栅上接触孔105形成后不会对多晶硅栅103进行刻蚀，但是仍然会继续对有源区102上的层间膜104进行刻蚀最终刻蚀到有源区102表面露出。图1所示形成的硅接触孔刻蚀结构中，接触孔与多晶硅栅之间的接触电阻比较大，进而会影响到整个多晶硅栅的电阻及器件的性能。由于多晶硅栅的电阻是集成电路芯片的重要电参数之一，因此降低多晶硅栅的电阻可以使得整个电路的表现更加稳定。
技术实现思路
本专利技术要解决的技术问题是提供一种接触孔的刻蚀方法，可以解决现有的一步刻蚀到底同时形成多晶硅栅上的接触孔和有源区上的接触孔的工艺带来的接触孔与多晶硅栅之间接触电阻大而影响整个电路性能的问题。本专利技术还提供一种接触孔刻蚀结构。为了解决上述技术问题，本专利技术提供的接触孔的刻蚀方法，包括如下步骤：步骤S1，在半导体衬底上形成层间膜，所述层间膜的主要成分为二氧化硅；步骤S2，采用光刻工艺定义出多晶硅栅上接触孔的形成区域和有源区上接触孔的形成区域；步骤S3，采用二氧化硅对多晶硅高刻蚀选择比的刻蚀工艺对所述层间膜进行第一次刻蚀直至多晶硅栅的顶面露出停止；步骤S4，采用多晶硅对二氧化硅高刻蚀选择比的刻蚀工艺进行第二次刻蚀，对所述多晶硅栅进行设定深度的刻蚀；步骤S5，采用二氧化硅对多晶硅高刻蚀选择比的刻蚀工艺对所述层间膜进行第三次刻蚀直至有源区的顶面露出停止。进一步的改进是，在步骤S4中，多晶硅对二氧化硅的刻蚀选择比大于10:1。进一步的改进是，在步骤S3中，二氧化硅对多晶硅的刻蚀选择比大于10:1。进一步的改进是，在步骤S5中，二氧化硅对多晶硅的刻蚀选择比大于10:1。进一步的改进是，在步骤S4中，对多晶硅栅的刻蚀深度为100埃～1000埃。为了解决上述技术问题，本专利技术还提供的接触孔刻蚀结构，包括有源区上接触孔和多晶硅栅上接触孔，所述多晶硅栅上接触孔的底面位于多晶硅栅的内部，所述有源区上接触孔的底面与有源区的表面重合。本专利技术在硅接触孔刻蚀过程中，先采用二氧化硅对多晶硅高刻蚀选择比的刻蚀工艺对所述层间膜进行第一次刻蚀使多晶硅栅的顶面露出，再采用多晶硅对二氧化硅高刻蚀选择比的刻蚀工艺对所述多晶硅栅进行适量的刻蚀，最后再采用二氧化硅对多晶硅高刻蚀选择比的刻蚀工艺对所述层间膜进行第二次刻蚀使有源区的顶面露出，从而完成整个接触孔的刻蚀过程。与现有的刻蚀工艺相比，本专利技术的有益之处在于：第一，本专利技术完成第一次刻蚀后在多晶硅栅上的接触孔位置加大对多晶硅的刻蚀量，这样可以加大该位置处接触孔与多晶硅的接触面的面积，从而显著降低接触孔与多晶硅栅的接触电阻，进而保证器件的多晶硅栅的电阻，降低对整个电路的影响；第二，本专利技术增加的对多晶硅栅的再刻蚀步骤采用多晶硅对二氧化硅高刻蚀选择比的刻蚀工艺，这样既能实现对多晶硅栅的进一步刻蚀，又不会影响层间膜中的接触孔的形貌；第三，本专利技术增加的对多晶硅栅的再刻蚀步骤仅针对多晶硅栅顶部与接触孔的接触位置，因此既能实现对多晶硅栅的进一步刻蚀，又不会刻蚀到半导体衬底表面的有源区，不会对有源区的硅基板造成损伤而增加有源区漏电的风险。附图说明图1为现有的硅接触孔刻蚀结构的器件截面示意图；图2为本专利技术的硅接触孔刻蚀结构的器件截面示意图；图3A至图3C为本专利技术的接触孔刻蚀过程的器件截面示意图；图4为本专利技术的接触孔的刻蚀方法的流程图。具体实施方式为了更清楚地说明本专利技术的技术方案，下面对本专利技术所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。下面结合附图对本专利技术中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本专利技术保护的范围。本专利技术实施例的接触孔刻蚀结构，如图2所示，包括有源区上接触孔106和多晶硅栅上接触孔105，所述多晶硅栅上接触孔105的底面位于多晶硅栅103的内部，所述有源区上接触孔106的底面与有源区102的表面重合。图3A至图3C所示，为本专利技术实施例的接触孔刻蚀过程的器件截面示意图。本专利技术实施例的接触孔的刻蚀方法的方法流程图，如图4所示，包括如下步骤：步骤S1，在半导体衬底101上形成层间膜104，所述层间膜104的主要成分为二氧化硅。本专利技术实施例中，所述半导体衬底101为硅衬底，在所述半导体衬底101表面上形成有集成电路。所述集成电路的器件包括需要引出电极的有源区102、多晶硅栅103。所述集成电路的器件的需要引出电极的有源区102包括源区或漏区。其中，多晶硅栅103的高度典型值为2000埃，层间膜104的高度典型值为7000埃。步骤S2，采用光刻工艺定义出多晶硅栅上接触孔105的形成区域和有源区上接触孔106的形成区域。步骤S3，采用二氧化硅对多晶硅高刻蚀选择比的刻蚀工艺对所述层间膜104进行第一次刻蚀形成初步的多晶硅栅上接触孔105和有源区上接触孔106，直至多晶硅栅103的顶面露出停止，如图3A所示，第一次刻蚀形成的有源区上接触孔106的深度与多晶硅栅上接触孔105的深度相同。本专利技术实施例中，第一次刻蚀采用的二氧化硅对多晶硅的刻蚀选择比大于10:1。步骤S4，采用多晶硅本文档来自技高网...

【技术保护点】
1.一种接触孔的刻蚀方法，其特征在于，包括如下步骤：/n步骤S1，在半导体衬底上形成层间膜，所述层间膜的主要成分为二氧化硅；/n步骤S2，采用光刻工艺定义出多晶硅栅上接触孔的形成区域和有源区上接触孔的形成区域；/n步骤S3，采用二氧化硅对多晶硅高刻蚀选择比的刻蚀工艺对所述层间膜进行第一次刻蚀直至多晶硅栅的顶面露出停止；/n步骤S4，采用多晶硅对二氧化硅高刻蚀选择比的刻蚀工艺进行第二次刻蚀，对所述多晶硅栅进行设定深度的刻蚀；/n步骤S5，采用二氧化硅对多晶硅高刻蚀选择比的刻蚀工艺对所述层间膜进行第三次刻蚀直至有源区的顶面露出停止。/n

【技术特征摘要】
1.一种接触孔的刻蚀方法，其特征在于，包括如下步骤：
步骤S1，在半导体衬底上形成层间膜，所述层间膜的主要成分为二氧化硅；
步骤S2，采用光刻工艺定义出多晶硅栅上接触孔的形成区域和有源区上接触孔的形成区域；
步骤S3，采用二氧化硅对多晶硅高刻蚀选择比的刻蚀工艺对所述层间膜进行第一次刻蚀直至多晶硅栅的顶面露出停止；
步骤S4，采用多晶硅对二氧化硅高刻蚀选择比的刻蚀工艺进行第二次刻蚀，对所述多晶硅栅进行设定深度的刻蚀；
步骤S5，采用二氧化硅对多晶硅高刻蚀选择比的刻蚀工艺对所述层间膜进行第三次刻蚀直至有源区的顶面露出停止。


2.根据权利要求1所述的接触孔的刻蚀方法，其特征在于，在步骤S...

【专利技术属性】
技术研发人员：刘俊，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31