一种用于ATC和DME测试系统的数字信号处理模块技术方案

本发明专利技术公开了一种用于ATC和DME测试系统的数字信号处理模块，包括FPGA处理器、信号输入模块、信号输出模块、触发输入模块和输出触发模块；所述信号输入模块包括信号输入接口和多路ADC模块；所述信号输出模块包括信号输出接口和多路DAC模块；所述触发输入模块包括触发输入端口和参考电平调节比较模块，所述参考电平比较模块包括参考转换DAC、第一运算放大器和比较器；所述触发输出模块包括触发输出端口和触发电平调节模块，所述触发电平调节模块包括触发转换DAC和第二运算放大器。本发明专利技术能够支持多种信号输入输出，且能够根据需要选择所需的时钟，使得数字信号处理模块能够适应不同情况下的数据处理。

【技术实现步骤摘要】
一种用于ATC和DME测试系统的数字信号处理模块
本专利技术涉及ATC和DME测试系统，特别是涉及一种用于ATC和DME测试系统的数字信号处理模块。
技术介绍
空中交通管制系统（AirTrafficControlSystem简称ATC系统）是广泛应用于航空部门的空中交通控制和管理系统。ATC系统主要是用于管理和控制各类飞行事务，有效调整飞行事务计划，控制和防止飞行交通事故。通过地面系统发送询问信号，机载设备回复应答信号，向空中交通管制人员提供空域内飞机的位置和身份信息（通常是A、C模式）。随着空中交通的愈发繁忙，对系统的功能需求越来越多，A／C模式单脉冲技术的缺陷，已经不能满足新的航空通信需要。测距仪系统（DistanceMeasureEquipment简称DME），精密测距系统可以提供每一架进近飞机相对于引导点的距离信息，保证全自动进近和着陆过程中按要求轨迹进近、着陆和滑行。目前，精密测距系统(DME/P)是微波着陆系统（MicrowaveLandingSystem，简称MLS）的一个重要组成部分，精密测距机载设备配合微波着陆机载设备完成飞机的进场着陆，即当飞机利用MLS系统进行进场着陆时，需要由DME/P提供在进场各个阶段的精密距离信息。在DME系统中，地面设备接收机载设备发送的询问信号，并根据询问信号给机载设备回复应答信号，完成测距功能。ATC系统、DME系统都是专用、实时、安全的航空重大型系统，对系统的性能要求很高，因此对系统的质量保障就有很高的要求。随着航空运输业的持续高速发展，致使空中飞机的架次增多，ATC系统、DME系统装备需求量不断增大，而且这类机载电子设备变得越来越精密，对其的测试要求也越来越高；数字信号处理模块是测试系统中非常重要的一部分，提供一种能够支持不同信号、时钟和触发输入的数字信号处理模块，对提高系统的性能具有重要意义。
技术实现思路
本专利技术的目的在于克服现有技术的不足，提供一种用于ATC和DME测试系统的数字信号处理模块，采用高速AD、DA射频采样方案，结合FPGA并行数字信号处理能力，在应用到ATC和DME测试系统时，能够实现高精度ATC、DME射频信号的产生、采集，以及精确的脉冲参数测量、延迟测量；同时支持多种信号输入输出，且能够根据需要选择所需的时钟，使得数字信号处理模块能够适应不同情况下的数据处理。本专利技术的目的是通过以下技术方案来实现的，一种用于ATC和DME测试系统的数字信号处理模块，包括FPGA处理器、信号输入模块、信号输出模块、触发输入模块和输出触发模块；所述信号输入模块包括信号输入接口和多路ADC模块；所述多路ADC模块的输入端与信号输入接口连接，多路ADC模块的输出端与所述FPGA处理器连接；所述信号输出模块包括信号输出接口和多路DAC模块，所述多路DAC模块的输入端与FPGA处理器连接，多路DAC模块的输出端与所述信号输出接口连接；所述触发输入模块包括触发输入端口和参考电平调节比较模块，所述参考电平比较模块包括参考转换DAC、第一运算放大器和比较器；所述参考转换DAC的输入端与FPGA处理器连接，接收来自FPGA处理器的参考信号，所述参考转换DAC的输出端与第一运算放大器连接；所述比较器的输入端分别与第一运算放大器和触发输入端口连接，所述比较器的输出端与FPGA处理器连接；所述触发输出模块包括触发输出端口和触发电平调节模块，所述触发电平调节模块包括触发转换DAC和第二运算放大器，所述触发转换DAC的输入端与FPGA处理器连接，接收来自FPGA的触发输出电平，触发转换DAC的输出端通过第二运算放大器与触发输出端口连接。所述数字信号处理模块还包括挂载于所述FPGA处理器上的一个DDR3模块和两个DDR4模块。所述数字信号处理模块还包括与FPGA处理器连接的PCIE总线背板连接器。所述数字信号处理模块还包括两路光输入通道；每一路所述的光输入通道均包括光输入接口和光电转换器；每一路所述的光输入通道中，所述光电转换器的输入均与该通道的光输入接口连接，所述光电转换器的输出端与FPGA处理器连接。所述数字信号处理电路还包括时钟模块，所述时钟模块包括外部参考时钟输入端口、内部参考时钟、第一时钟选择开关、锁相环频率合成器、第二时钟选择开关、采样时钟输入端口、第一时钟驱动模块、采样时钟输出端口、16分频器、第三时钟选择开关、同步时钟输入端口、同步时钟输出端口和第二时钟驱动模块；所述第一时钟选择开关的第一输入端与外部时钟输入端口连接，所述第一时钟选择开关的第二输入端与内部参考时钟连接，所述第一时钟选择开关的输出端与锁相环频率合成器连接；所述第二时钟选择开关的第一输入端与所述锁相环频率合成器的输出端连接，第二时钟选择开关的第二输入端与采样时钟输入端口连接，第二时钟选择开关的输出端与第一时钟驱动模块连接，所述第一时钟驱动模块的输出端分别与多路ADC模块和采样时钟输出端口连接；所述锁相环频率合成器的输出端还通过16分频器与第三时钟选择开关的第一输入端连接，所述第三时钟选择开关的第二输入端与同步时钟输入端口连接，第三时钟选择开关的输出端与第二时钟驱动模块连接，所述第二时钟驱动模块的输出端分别与FPGA处理器和同步时钟输出端口连接。本专利技术的有益效果是：本专利技术采用高速AD、DA射频采样方案，结合FPGA并行数字信号处理能力，在应用到ATC和DME测试系统时，能够实现高精度ATC、DME射频信号的产生、采集，以及精确的脉冲参数测量、延迟测量；同时，支持多种信号输入输出，且能够根据需要选择所需的时钟，使得数字信号处理模块能够适应不同情况下的数据处理，同时本专利技术设计触发输入模块时，考虑到触发信号电平标准不太确定，因此需要兼容较大范围的触发输入，故采用FPGA通过参考转换DAC输出，然后通过运算放大器进行处理，能够通过调节DAC和运算放大器获得一个可调的参考门限，进而兼容较大范围的触发输入。附图说明图1为本专利技术的架构示意图；图2为触发输入模块和触发输出模块的原理示意图。具体实施方式下面结合附图进一步详细描述本专利技术的技术方案，但本专利技术的保护范围不局限于以下所述。如图1~2所示，一种用于ATC和DME测试系统的数字信号处理模块，包括FPGA处理器、信号输入模块、信号输出模块、触发输入模块和输出触发模块；所述信号输入模块包括信号输入接口和多路ADC模块；所述多路ADC模块的输入端与信号输入接口连接，多路ADC模块的输出端与所述FPGA处理器连接；所述信号输出模块包括信号输出接口和多路DAC模块，所述多路DAC模块的输入端与FPGA处理器连接，多路DAC模块的输出端与所述信号输出接口连接；在本申请的实施例中，所述多路ADC模块采用14位、3GSPS采样率的模数转换器AD9208；所述多路DAC模块采用16位2GSPS采样率的数模转换器AD9164。所述触发输入模块包括触发输入端口和参考电平调节比较模块，所述参考电平比较模块包括参考转换DAC、第一运算放大器和比较器；所本文档来自技高网...

【技术保护点】
1.一种用于ATC和DME测试系统的数字信号处理模块，其特征在于：包括FPGA处理器、信号输入模块、信号输出模块、触发输入模块和输出触发模块；/n所述信号输入模块包括信号输入接口和多路ADC模块；所述多路ADC模块的输入端与信号输入接口连接，多路ADC模块的输出端与所述FPGA处理器连接；所述信号输出模块包括信号输出接口和多路DAC模块，所述多路DAC模块的输入端与FPGA处理器连接，多路DAC模块的输出端与所述信号输出接口连接；/n所述触发输入模块包括触发输入端口和参考电平调节比较模块，所述参考电平比较模块包括参考转换DAC、第一运算放大器和比较器；所述参考转换DAC的输入端与FPGA处理器连接，接收来自FPGA处理器的参考信号，所述参考转换DAC的输出端与第一运算放大器连接；所述比较器的输入端分别与第一运算放大器和触发输入端口连接，所述比较器的输出端与FPGA处理器连接；所述触发输出模块包括触发输出端口和触发电平调节模块，所述触发电平调节模块包括触发转换DAC和第二运算放大器，所述触发转换DAC的输入端与FPGA处理器连接，接收来自FPGA的触发输出电平，触发转换DAC的输出端通过第二运算放大器与触发输出端口连接。/n...

【技术特征摘要】
1.一种用于ATC和DME测试系统的数字信号处理模块，其特征在于：包括FPGA处理器、信号输入模块、信号输出模块、触发输入模块和输出触发模块；
所述信号输入模块包括信号输入接口和多路ADC模块；所述多路ADC模块的输入端与信号输入接口连接，多路ADC模块的输出端与所述FPGA处理器连接；所述信号输出模块包括信号输出接口和多路DAC模块，所述多路DAC模块的输入端与FPGA处理器连接，多路DAC模块的输出端与所述信号输出接口连接；
所述触发输入模块包括触发输入端口和参考电平调节比较模块，所述参考电平比较模块包括参考转换DAC、第一运算放大器和比较器；所述参考转换DAC的输入端与FPGA处理器连接，接收来自FPGA处理器的参考信号，所述参考转换DAC的输出端与第一运算放大器连接；所述比较器的输入端分别与第一运算放大器和触发输入端口连接，所述比较器的输出端与FPGA处理器连接；所述触发输出模块包括触发输出端口和触发电平调节模块，所述触发电平调节模块包括触发转换DAC和第二运算放大器，所述触发转换DAC的输入端与FPGA处理器连接，接收来自FPGA的触发输出电平，触发转换DAC的输出端通过第二运算放大器与触发输出端口连接。


2.根据权利要求1所述的一种用于ATC和DME测试系统的数字信号处理模块，其特征在于：所述数字信号处理模块还包括挂载于所述FPGA处理器上的一个DDR3模块和两个DDR4模块。


3.根据权利要求1所述的一种用于ATC和DME测试系统的数字信号处理模块，其特征在于：所述数字信号处理模块还包括与FPGA处理器连接的PC...

【专利技术属性】
技术研发人员：谢礼军，曹勇，周科吉，梁木生，文红，刘磊，杜明杰，
申请(专利权)人：成都玖锦科技有限公司，电子科技大学，
类型：发明
国别省市：四川;51