数字锁相回路制造技术

一种数字锁相回路包括：时间数字转换器、数字滤波器、数字控制振荡器以及分频器。时间数字转换器将反馈时钟信号与参考时钟信号的相位差转换为数字信号。数字滤波器对数字信号滤波而产生滤波信号。数字控制振荡器根据滤波信号以及分频信号产生输出时钟信号，其中输出时钟信号具有输出频率。分频器根据分频信号，将输出时钟信号分频而产生反馈时钟信号，其中反馈时钟信号的反馈频率为输出频率除以分频信号。

【技术实现步骤摘要】
数字锁相回路
本专利技术涉及一种数字锁相回路，特别涉及一种使数字控制振荡器的振荡增益随着输出时钟信号升高而增加的数字锁相回路。
技术介绍
传统的数字控制振荡器使用的是固定电流源，仅利用控制数字来改变数字控制振荡器的输出频率，因此具有使得频率覆盖范围小，并且使数字控制振荡器的振荡增益KDCO随着频率升高反而下降的缺点，对于数字锁相回路的整体带宽以及相位裕度的稳定非常不利。因此有必要设计新的数字控制振荡器，使振荡增益随着频率升高而增加，以帮助维持带宽的稳定性。
技术实现思路
有鉴于此，本专利技术提出一种数字锁相回路，包括：时间数字转换器、数字滤波器、数字控制振荡器以及分频器。时间数字转换器将反馈时钟信号与参考时钟信号的相位差转换为数字信号。上述数字滤波器对上述数字信号滤波而产生滤波信号。上述数字控制振荡器根据上述滤波信号以及分频信号产生输出时钟信号，其中输出时钟信号具有输出频率。上述分频器根据上述分频信号，将上述输出时钟信号分频而产生上述反馈时钟信号，其中上述反馈时钟信号的一反馈频率为上述输出频率除以上述分频信号。附图说明图1是本专利技术的一实施例所述的数字锁相回路100的方块图；图2是本专利技术的一实施例所述的数字控制振荡器130的示意图；以及图3是本专利技术的一实施例所述的数字控制振荡器130的电路图。具体实施方式以下说明为本专利技术的实施例。其目的是要举例说明本专利技术一般性的原则，不应视为本专利技术的限制，本专利技术的范围当以权利要求书所界定者为准。值得注意的是，以下所公开的内容可提供多个用以实践本专利技术的不同特点的实施例或范例。以下所述的特殊的组件范例与安排仅用以简单扼要地阐述本专利技术的精神，并非用以限定本专利技术的范围。此外，以下说明书可能在多个范例中重复使用相同的组件符号或文字。然而，重复使用的目的仅为了提供简化并清楚的说明，并非用以限定多个以下所讨论的实施例和/或配置的间的关系。此外，以下说明书所述的一个特征连接至、耦接至和/或形成于另一特征的描述，实际可包含多个不同的实施例，包括该等特征直接接触，或者包含其它额外的特征形成于该等特征的间等等，使得该等特征并非直接接触。图1是本专利技术的一实施例所述的数字锁相回路100的方块图。如图1所示，数字锁相回路100包括时间数字转换器110、数字滤波器120、数字控制振荡器130以及分频器140。时间数字转换器110将反馈时钟信号FBCLK与参考时钟信号REFCLK的相位差转换为数字信号SC，数字滤波器120将数字信号SC中的高频部分滤除，以产生滤波信号SF。根据本专利技术的一实施例，滤波信号SC为N位，N为任意正整数。数字控制振荡器130根据滤波信号SF以及分频信号SD产生输出时钟信号OUTCLK，输出时钟信号OUTCLK具有频率FOUT，下称输出频率FOUT。根据本专利技术的一实施例，分频信号SD为M位，M为任意正整数。分频器140根据分频信号SD，对输出时钟信号OUTCLK进行分频而产生反馈时钟信号FBCLK。根据本专利技术的一实施例，当时间数字转换器110判断反馈时钟信号FBCLK滞后于参考时钟信号REFCLK时，数字控制振荡器130根据滤波信号SF提高输出频率FOUT。根据本专利技术的另一实施例，当时间数字转换器110判断反馈时钟信号FBCLK超前于参考时钟信号REFCLK时，数字控制振荡器130根据滤波信号SF降低输出频率FOUT。换句话说，可以据数字信号SC经数字滤波器120所产生的滤波信号SF提高或降低输出时钟信号OUTCLK的频率FOUT。根据本专利技术的一实施例，数字控制振荡器130具有振荡增益KDCO，其中振荡增益KDCO为滤波信号SF的最低有效位(leastsignificantbit，LSB)的变化所引起的输出频率FOUT的变化。根据本专利技术的一实施例，分频器140响应M位的分频信号SD，将输出频率FOUT除以可以视为一除数的该M位的分频信号SD，而使反馈时钟信号FBCLK具有反馈频率FFB。因此，如公式1所示，输出频率FOUT可以表示为：FOUT＝FFB×SD(公式1)依据公式1可以得知，分频信号SD决定了数字控制振荡器130的输出频率FOUT。根据本专利技术的一实施例，为使数字控制振荡器130的振荡增益KDCO可以随着输出频率FOUT的增加而上升，数字控制振荡器130内的电流需随能够输出频率FOUT的增加而增加。因此，数字控制振荡器130需响应滤波信号SF以及分频信号SD，增加数字控制振荡器130内部电流，详细动作将在下文中叙述。根据本专利技术的一实施例，为了降低滤波信号SF对输出时钟信号OUTCLK的干扰，滤波信号SF选用温度计码。温度计码是包括一组“0”以及一组“1”中的至少一组，且像温度计一样增减数值的码制，其中该组“0”包括连续的至少一个“0”，该组“1”包括连续的至少一个“1”，且当温度计码同时包括该组“0”以及该组“1”时，该组“0”排列在该组“1”之前。像温度计一样增减数值是指每增加“1”，则将所述组的“0”的最后一位变为“1”，每减少“1”，则将所述组的“1”的第一位变为“0”。根据本专利技术的一实施例，分频信号SD选用二进制码。图2是本专利技术一实施例所述的数字控制振荡器130的示意图。如图2所示，数字控制振荡器130包括第一电流镜210、第二电流镜220、第三电流镜230、第四电流镜240、第五电流镜250以及核心振荡器260。如图2所示，第一电流镜210接收偏压电流IBIAS，第一电流镜210具有第一电流比例CR1，第一电流镜210将偏压电流IBIAS乘以第一电流比例CR1而产生第一电流I1，第一电流镜210根据分频信号SD调整第一电流比例CR1。根据本专利技术的一实施例，第一电流比例CR1与分频信号SD正相关。也就是说，当分频信号SD所代表的除数增加时，第一电流比例CR1随之增加，而使第一电流镜210产生的第一电流I1亦跟着增加。第二电流镜220耦接第一电流镜210以接收第一电流I1，第二电流镜220具有两个第二电流比例CR2及CR2’，第二电流镜220将第一电流I1分别乘以该两个第二电流比例CR2及CR2’而对应产生两路第二电流I2及I2’。根据本专利技术一实施例，第二电流比例CR2及CR2’不同，而使第二电流I2及I2’不同。根据本专利技术一实施例，第二电流比例CR2及CR2’相同，而使第二电流I2及I2’相同。第三电流镜230耦接第二电流镜220以接收第二电流I2，第三电流镜230具有第三电流比例CR3，第三电流镜230将第二电流I2乘以第三电流比例CR3，以产生第三电流I3，第三电流镜230还接收反相滤波信号SFB，以根据反相滤波信号SFB调整第三电流比例CR3。根据本专利技术一实施例，反向滤波信号SFB为前述滤波信号SF的反相信号。根据本专利技术一实施例，第三电流比例CR3随滤波信号SF的增加而非线性增加。换句话说，当数字控制振荡器130随着滤波信号SF增加而提高输出频率FOUT时，第三电流比例CR3随着滤波信号SF的增加而非线性增加，本文档来自技高网...

【技术保护点】
1.一种数字锁相回路，包括：/n时间数字转换器，将反馈时钟信号与参考时钟信号的相位差转换为数字信号；/n数字滤波器，对所述数字信号滤波而产生滤波信号；/n数字控制振荡器，根据所述滤波信号以及分频信号产生输出时钟信号，其中所述输出时钟信号具有输出频率；以及/n分频器，根据所述分频信号，将所述输出时钟信号分频而产生所述反馈时钟信号，其中所述反馈时钟信号的反馈频率为所述输出频率除以所述分频信号。/n

【技术特征摘要】
1.一种数字锁相回路，包括：
时间数字转换器，将反馈时钟信号与参考时钟信号的相位差转换为数字信号；
数字滤波器，对所述数字信号滤波而产生滤波信号；
数字控制振荡器，根据所述滤波信号以及分频信号产生输出时钟信号，其中所述输出时钟信号具有输出频率；以及
分频器，根据所述分频信号，将所述输出时钟信号分频而产生所述反馈时钟信号，其中所述反馈时钟信号的反馈频率为所述输出频率除以所述分频信号。


2.如权利要求1所述的数字锁相回路，其中所述数字控制振荡器具有振荡增益，所述振荡增益随所述输出频率增加而增加。


3.如权利要求1所述的数字锁相回路，其中所述分频信号为二进制码，所述滤波信号为温度计码。


4.如权利要求1所述的数字锁相回路，其中当所述滤波信号及所述分频信号中的至少一个增加时，所述振荡器提高所述输出频率。


5.如权利要求4所述的数字锁相回路，其中所述数字控制振荡器包括：
第一电流镜，将偏压电流乘以第一电流比例而产生第一电流，其中所述第一电流比例与所述分频信号正相关；
第二电流镜，将所述第一电流乘以第二电流比例而产生第二电流；
第三电流镜，将所述第二电流乘以第三电流比例而产生第三电流，其中所述第三电流比例随所述滤波信号增加而增加；以及
振荡器，根据所述第三电流，决定所述输出频率。


6.如权利要求5所述的数字锁相回路，其中所述数字控制振荡器还包括：
第四电流镜，将所述第二电流乘以第四电流比例而产生第四电流；以及
第五电流镜，将所述第三电流以及所述第四电流的和转换成第五电流，其中所述振荡器根据所述第四电流，决定所述输出时钟信号的启始振荡频率，其中所述振荡器响应所述第五电流，决定所述输出频率。


7.如权利要求6所述的数字锁相回路，其中所述第一电流镜包括：
第一晶体管，所述第一晶体管的栅极耦接所述第一晶体管的漏极并接收所述偏压电流，所述第一晶体管的源极耦接接地端；
第二晶体管，所述第二晶体管的栅极耦接所述第一晶体管的栅极，所述第二晶体管的漏极耦接所述第二电流镜且输出所述第一电流，所述第二晶体管的源极耦接所述接地端；
第三晶体管，所述第三晶体管的栅极耦接所述第一晶体管的栅极，所述第三晶体管的漏极耦接所述第二电流镜；以及
第四晶体管，所述第四晶体管的栅极由所述分频信号控制，所述第四晶体管的漏极耦接所述第三晶体管的源极，所述第四晶体管...

【专利技术属性】
技术研发人员：周永奇，王晓光，
申请(专利权)人：上海兆芯集成电路有限公司，
类型：发明
国别省市：上海;31