一种位置灵敏的晶体阵列探头制作工艺制造技术

本发明专利技术提供一种位置灵敏的晶体阵列探头制作工艺，属于核物理实验、医学成像、安全检查领域。本发明专利技术的CsI(Tl)晶体阵列耦合多阳极位置灵敏光电倍增管H8500C，并且结合高效、快速、经济的DCP桥电路设计的四路读出电路板，组成位置灵敏的探测器探头。经过测试证明，晶体像素尺寸为1.0×1.0×5.0mm

【技术实现步骤摘要】
一种位置灵敏的晶体阵列探头制作工艺
本专利技术属于核物理、医学成像、安全检查等领域，具体涉及核辐射测量中的核辐射位置信息测量探头的制作工艺。
技术介绍
核辐射位置信息的测量对核辐射敏感的晶体探头品质提出了较高要求，晶体探头的品质除了对核辐射敏感的晶体本身的品质有较强依赖外，CsI(Tl)晶体阵列探头工艺品质也是非常重要的环节。传统的CsI(Tl)晶体阵列探头均是单独加工单元像素条，经过表面处理后使用人工方法拼接晶体像素条成阵列而成。传统方法制作出的CsI(Tl)晶体阵列精确度有一定的缺陷，造成晶体光输出的一致性受到影响，对核辐射测量的精度有所影响。
技术实现思路
本专利技术为了克服
技术介绍
中存在问题，提出一种位置灵敏的晶体阵列探头制作工艺，提出了位置灵敏的CsI(Tl)晶体阵列，耦合H8500C光电倍增管和基于DPC简化处理电路，形成了位置灵敏的CsI(Tl)晶体阵列探头。本专利技术提供一种位置灵敏的晶体阵列探头制作工艺，包括CsI(Tl)晶体阵列，多阳极位置灵敏光电倍增管，DCP桥电路设计的四路读出电路板，本文档来自技高网...

【技术保护点】
1.一种位置灵敏的晶体阵列探头制作工艺，其特征在于，包括CsI(Tl)晶体阵列，多阳极位置灵敏光电倍增管，DCP桥电路设计的四路读出电路板，CsI(Tl)晶体阵列与多阳极位置灵敏光电倍增管之间采用光学硅脂进行耦合，并设计DPC桥式电路把多阳极位置灵敏光电倍增管输出的64路阳极信号简化成为4路信号输出，从而获得γ入射的位置信息，得到位置灵敏的CsI(Tl)晶体阵列探头；/n每个位置灵敏的CsI(Tl)晶体阵列探头均采用避光处理，信号经电子学经过成形放大、甄别进入系统测试平台分别对CsI(Tl)晶体阵列像素数为24×23和22×22的两块CsI(Tl)晶体阵列进行符合测试，输出像素横截面为1.0×...

【技术特征摘要】
1.一种位置灵敏的晶体阵列探头制作工艺，其特征在于，包括CsI(Tl)晶体阵列，多阳极位置灵敏光电倍增管，DCP桥电路设计的四路读出电路板，CsI(Tl)晶体阵列与多阳极位置灵敏光电倍增管之间采用光学硅脂进行耦合，并设计DPC桥式电路把多阳极位置灵敏光电倍增管输出的64路阳极信号简化成为4路信号输出，从而获得γ入射的位置信息，得到位置灵敏的CsI(Tl)晶体阵列探头；
每个位置灵敏的CsI(Tl)晶体阵列探头均采用避光处理，信号经电子学经过成形放大、甄别进入系统测试平台分别对CsI(Tl)晶体阵列像素数为24×23和22×22的两块CsI(Tl)晶体阵列进行符合测试，输出像素横截面为1.0×1.0mm2和2.0×2.0mm2CsI(Tl)晶体阵列一维图谱，二维散点图及位置分辨率；
其中CsI(Tl)晶体阵列的加工方法为：
步骤1.使用高精密切割机对大尺寸的块状晶体材料进行划片处理，划出平行度优于±0.1mm的CsI(Tl)晶体阵列；
步骤2.使用TiO2粉末和光学环氧树脂，作为光反射材料对步骤1中CsI(Tl)晶体阵列像素之间空隙进行填充；
步骤3.对步骤2中填充好的光反射材料的CsI(Tl)晶体阵列整体进行打磨抛光处理，以消除切割机在晶体加工时留下的刀痕，直至表面光洁度达到
步骤4.最后制得的横截面为1.0×1.0mm2CsI(Tl)晶体阵列像素条，具有24×23个像素，封装好的阵列整体横截面尺寸为30.4×31.9mm2，CsI(Tl)晶体阵列条之间填充的光反射材料厚度为0.1mm；
横截面为2.0×2.0mm2CsI(Tl)晶体阵列像素条，具有22×22个像...

【专利技术属性】
技术研发人员：陈若富，石国柱，沈爱花，陈金达，张秀玲，胡荣江，徐瑚珊，胡正国，杜成名，
申请(专利权)人：中国科学院近代物理研究所，
类型：发明
国别省市：甘肃;62