【技术实现步骤摘要】
涉及加速电路系统的系统、设备和方法
本公开总体上涉及半导体存储器和方法，并且更特别地涉及加速电路系统的设备、系统和方法。
技术介绍
存储器装置通常作为计算机或其它电子系统中的内部、半导体、集成电路提供。存在多种不同类型的存储器，包含易失性和非易失性存储器。易失性存储器可能需要电力来保持其数据(例如，主机数据、错误数据等)，并且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)和晶闸管随机存取存储器(TRAM)等。非易失性存储器可以通过在未上电时保留存储的数据来提供持久数据，并且可以包含NAND闪速存储器、NOR闪速存储器和电阻可变存储器(例如，相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)和磁阻式随机存取存储器(MRAM)，例如自旋扭矩转移随机存取存储器(STTRAM))等。存储器装置可以耦合到主机(例如，主机计算装置)以存储数据、命令和/或指令，以供在计算机或电子系统操作时由主机使用。例如，在计算或其它电子系统的操作...
【技术保护点】
1.一种设备，其包括：/n存储器资源(124，524)，其被配置成接收包括具有第一格式的位串的数据，所述第一格式提供第一精度水平；和/n逻辑电路系统(122，522)，其耦合到所述存储器资源(124，524)，其中所述逻辑电路系统(122，522)被配置成：/n响应于启动命令的接收，将所述位串转换为第二格式，所述第二格式提供不同于所述第一精度水平的第二精度水平；并且/n将具有所述第二格式的所述位串写入存储器资源(124，524)。/n
【技术特征摘要】
20190227 US 16/286,9921.一种设备，其包括：
存储器资源(124，524)，其被配置成接收包括具有第一格式的位串的数据，所述第一格式提供第一精度水平；和
逻辑电路系统(122，522)，其耦合到所述存储器资源(124，524)，其中所述逻辑电路系统(122，522)被配置成：
响应于启动命令的接收，将所述位串转换为第二格式，所述第二格式提供不同于所述第一精度水平的第二精度水平；并且
将具有所述第二格式的所述位串写入存储器资源(124，524)。
2.根据权利要求1所述的设备，其中所述逻辑电路系统(122，522)进一步被配置成使用具有所述第二格式的所述位串来引起操作的执行。
3.根据权利要求2所述的设备，其中所述逻辑电路系统(122，522)被配置成响应于确定完成使用所述位串的所述操作而将所述位串转换为所述第一格式。
4.根据权利要求2所述的设备，其中所述逻辑电路系统(122，522)进一步被配置成执行算术操作和逻辑操作中的至少一种作为所述操作的执行的一部分。
5.根据权利要求1所述的设备，其中所述第一格式包括浮点格式，并且所述第二格式包括通用数Unum格式。
6.根据权利要求1所述的设备，其中所述第一格式包括IEEE754格式，并且所述第二格式包括III型Unum格式或假定数(posit)格式。
7.根据权利要求1所述的设备，其中所述第一格式或所述第二格式中的一种包含尾数、基数和指数部分，并且其中所述第一格式或所述第二格式中的另一种包含尾数(339)、符号(333)、区制(335)和指数部分(337)。
8.根据权利要求1所述的设备，其中所述逻辑电路系统(122，522)包含算术逻辑单元、现场可编程门阵列、精简指令集计算装置或其组合。
9.根据权利要求1所述的设备，其中所述存储器资源(124，524)和所述逻辑电路系统(122，522)包含在存储器装置(104，204)中，并且其中所述存储器装置(104，204)耦合到主机(102，202)并且被配置成：
从所述主机(102，202)接收所述第一格式的所述数据；
在将所述数据从所述第一格式转换为所述第二格式之后，使用具有所述第二格式的所述位串来执行操作；
响应于确定完成使用具有所述第二格式的所述位串的所述操作，将表示所述操作的执行的结果位串转换为所述第一格式；并且
将具有所述第一格式的所述结果位串转移到所述主机(102，202)。
10.根据权利要求8所述的设备，其中所述逻辑电路系统(122，522)被配置成在不从所述主机(102，202)接收介入命令的情况下接收，执行所述操作，转换所述结果位串并转移所述转换后的结果位串。
11.一种方法，其包括：
由耦合到逻辑电路系统(122，522)的存储器资源(124，524)接收包括具有第一格式的多个位的数据，所述第一格式支持第一精度水平的算术操作；...
【专利技术属性】
技术研发人员：V·S·拉梅什，R·C·墨菲，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。