像素结构及其制造方法技术

一种像素结构及其制造方法，像素结构包括扫描线、数据线、第一共用信号线、第一至第三栅极、第一至第三通道层、第一至第三源极、第一至第三漏极、第一像素电极以及第二像素电极。第三通道层分离于第一以及第二通道层。第一源极以及第一漏极电性连接第一通道层。第二源极以及第二漏极电性连接第二通道层。第一源极与第二源极相连。第三源极以及第三漏极电性连接第三通道层。第二漏极以及第三漏极之间具有间隙。第二像素电极填入间隙，且电性连接第二漏极以及第三漏极。

【技术实现步骤摘要】
像素结构及其制造方法
本专利技术涉及一种像素结构及其制造方法。
技术介绍
随着技术的进步，显示面板的分辨率越来越高。为了要增加显示面板的分辨率，显示面板中的导线(例如扫描线、数据线或其他信号线)的密度也需要随之增加。为了增加导线的密度，在高分辨率的显示面板中，导线的线宽与导线之间的间距必须缩小。然而，当缩小了导线的线宽与线距，导线容易在制造过程中出现缺陷(例如断线)，导致显示面板的制造良率降低。
技术实现思路
本专利技术提供一种像素结构，可以提升显示面板的制造良率。本专利技术提供一种像素结构的制造方法，可以提升显示面板的制造良率。本专利技术的至少一实施例提供一种像素结构。像素结构包括扫描线、数据线、第一共用信号线、第一至第三栅极、第一至第三通道层、第一至第三源极、第一至第三漏极、第一像素电极以及第二像素电极。第一至第三栅极电性连接扫描线。第一至第三通道层分别重叠于第一至第三栅极。第三通道层分离于第一通道层以及第二通道层。第一源极以及第一漏极电性连接第一通道层，且第一源极电性连接数据线。第二源极以及第二漏极电性本文档来自技高网...

【技术保护点】
1.一种像素结构，包括：/n一扫描线、一数据线以及一第一共用信号线；/n一第一栅极、一第二栅极以及一第三栅极，电性连接该扫描线；/n一第一通道层、一第二通道层以及一第三通道层，分别重叠于该第一栅极、该第二栅极以及该第三栅极，其中该第三通道层分离于该第一通道层以及该第二通道层；/n一第一源极以及一第一漏极，电性连接该第一通道层，且该第一源极电性连接该数据线；/n一第二源极以及一第二漏极，电性连接该第二通道层，且该第一源极与该第二源极相连；/n一第三源极以及一第三漏极，电性连接该第三通道层，其中该第三源极电性连接该第一共用信号线，其中该第二漏极以及该第三漏极之间具有一间隙；/n一第一像素电极，电性...

【技术特征摘要】
20191125 TW 1081428111.一种像素结构，包括：
一扫描线、一数据线以及一第一共用信号线；
一第一栅极、一第二栅极以及一第三栅极，电性连接该扫描线；
一第一通道层、一第二通道层以及一第三通道层，分别重叠于该第一栅极、该第二栅极以及该第三栅极，其中该第三通道层分离于该第一通道层以及该第二通道层；
一第一源极以及一第一漏极，电性连接该第一通道层，且该第一源极电性连接该数据线；
一第二源极以及一第二漏极，电性连接该第二通道层，且该第一源极与该第二源极相连；
一第三源极以及一第三漏极，电性连接该第三通道层，其中该第三源极电性连接该第一共用信号线，其中该第二漏极以及该第三漏极之间具有一间隙；
一第一像素电极，电性连接该第一漏极；以及
一第二像素电极，填入该间隙，且电性连接该第二漏极以及该第三漏极。


2.如权利要求1所述的像素结构，其中该第二通道层与该第一通道层直接相连。


3.如权利要求1所述的像素结构，其中该第一像素电极以及该第二像素电极分别位于该扫描线的两侧。


4.如权利要求1所述的像素结构，其中该第一像素电极具有散射状的狭缝，且该第二像素电极具有散射状的狭缝。


5.如权利要求1所述的像素结构，其中该间隙为4微米至10微米。


6.如权利要求1所述的像素结构，还包括：
一第二共用信号线，重叠于该第二漏极以及该第三漏极。


7.如权利要求6所述的像素结构，其中该第一共用信号线上施加的电压介于8伏特至12伏特，且该第二共用信号线上施加的电压介于5伏特至8伏特。


8.如权利要求6所述的像素结构，其中该扫描线与该第二共用信号线属于相同膜层。


9.如权利要求1所述的像素结构，其中该扫描线与该第一共用信号线属于相同膜层。


10.如权利要求1所述的像素结构，其中该数据线与该第一共用信号线属于相同膜层。


11.一种像素结...

【专利技术属性】
技术研发人员：蔡佳修，曾贤楷，张家铭，林俊男，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾;71