半导体器件场板的制作方法技术

本发明专利技术实施例公开了一种半导体器件场板的制作方法，包括：在半导体外延片表面形成第一介质层；在所述第一介质层上形成暴露所述半导体外延片表面的第一定位孔；在所述第一介质层表面以及被所述第一定位孔暴露的半导体外延片表面形成第二介质层；在所述第一定位孔内的第二介质层上形成暴露所述半导体外延片表面的第二定位孔；在第二介质层表面以及所述第一定位孔和所述第二定位孔处形成场板结构。本发明专利技术实施例通过先形成第一定位孔，再形成第二介质层和第二定位孔，使得最终形成的场板结构具有弧形结构的边缘，从而使得场板边缘电场不易于局部集中，半导体器件不易于被击穿，提高了半导体器件的可靠性。

【技术实现步骤摘要】
半导体器件场板的制作方法
本专利技术实施例涉及半导体
，尤其涉及一种半导体器件场板的制作方法。
技术介绍
常见的具有三个端口的半导体器件，通常以一个端口做为控制端，以控制另外两个端口的导通和截止，例如，三极管、场效应晶体管等。在高功率和高频器件的应用中，导通的两个端口之一经常会被施加以较高的偏压，为了避免在高偏压下器件由于较高的电场而发生击穿，经常会使用电极的场板结构来降低电极边缘局部电场的极值。以场效应晶体管为例，在栅极场板的制作中，尤其是栅极多级场板的制作，通常需要在半导体外延片表面先生长多层介质层，然后采用干法刻蚀或者湿法腐蚀的方法，去掉栅极窗口部分的介质层，最后在栅极窗口覆盖上金属场板。这种制作方法，在刻蚀或腐蚀中较难精准控制剩余介质层的厚度，有可能刻蚀过度而侵入到下一层介质层，导致金属场板与半导体外延片表面势垒层之间的间距难以精准控制，从而造成电场分布不均匀。此外，这种方法的刻蚀使得栅极窗口部分的介质层具有尖锐边缘的拐角，这使得形成的金属场板的拐角同样具有尖锐边缘，这种尖锐边缘会导致局部电场剧增，而电场局部过高会导致半导体器件击穿，从而使得半导体器件性能受到限制，可靠性变差。
技术实现思路
有鉴于此，本专利技术实施例提供一种半导体器件场板的制作方法，以实现精确控制场板与半导体器件势垒层之间的间距，提高半导体器件的可靠性。本专利技术实施例提供一种半导体器件场板的制作方法，包括：在半导体外延片表面形成第一介质层；在所述第一介质层上形成暴露所述半导体外延片表面的第一定位孔；在所述第一介质层表面以及被所述第一定位孔暴露的半导体外延片表面形成第二介质层；在所述第一定位孔内的第二介质层上形成暴露所述半导体外延片表面的第二定位孔；在第二介质层表面以及所述第一定位孔和所述第二定位孔处形成场板结构。进一步的，所述在半导体外延片表面形成第一介质层包括：通过等离子气相沉积、准大气压气相沉积、低压气相沉积、溅射蒸镀和原子层沉积中的一种方法在半导体外延片表面沉积第一介质层。进一步的，所述半导体外延片包括：衬底、缓冲层、电子沟道层、势垒层和钝化层，其中，所述钝化层表面为所述半导体外延片表面。进一步的，所述在半导体外延片表面形成第一介质层之后，还包括：在所述第一介质层上形成暴露所述势垒层或所述钝化层的第一电极孔和第二电极孔；通过金属蒸镀在所述第一介质层表面以及被所述第一电极孔和所述第二电极孔暴露的势垒层或钝化层表面形成金属层，其中，所述金属层的表面为平整表面；在所述金属层上形成暴露所述第一介质层表面的孔，所述孔两端的金属层构成半导体器件的第一电极和第二电极。进一步的，所述场板结构的第一端距离所述第一电极的第一距离不超过所述第一定位孔的第一边沿距离所述第一电极的第二距离的一半，所述场板结构的第二端距离所述第二电极的第三距离不超过所述第一定位孔的第二边沿距离所述第二电极的第四距离的一半，其中，所述场板结构的第一端为靠近所述第一电极的一端，所述场板结构的第二端为靠近所述第二电极的一端，所述第一定位孔的第一边沿靠近所述第一电极的边沿，所述第一定位孔的第二边沿靠近所述第二电极的边沿。进一步的，所述金属蒸镀包括：包括磁控溅射、电子束蒸发、热蒸镀和电镀中的一种。进一步的，在所述第一介质层上形成暴露所述半导体外延片表面的第一定位孔包括：通过光刻工艺结合干法刻蚀或湿法腐蚀中的至少一种在所述第一介质层上形成暴露所述半导体外延片表面的第一定位孔。进一步的，所述第二介质层的厚度小于所述第一介质层的厚度。进一步的，所述第二介质层在所述第一定位孔的边沿处形成的拐角为弧形结构。进一步的，所述第二定位孔的宽度为半导体器件的第三电极的宽度。本专利技术实施例提供的半导体器件场板的制作方法通过先形成第一定位孔，再形成第二介质层和第二定位孔，使得最终形成的场板结构具有弧形结构的边缘，从而使得场板边缘电场不易于局部集中，半导体器件不易于被击穿，提高了半导体器件的可靠性。附图说明图1为本专利技术实施例一提供的半导体器件场板的制作方法的流程示意图；图2为本专利技术实施例二提供的半导体器件场板的制作方法的流程示意图；图3A为本专利技术实施例二提供的半导体外延片的结构示意图；图3B为本专利技术实施例二提供的形成电极孔的半导体器件结构示意图；图3C为本专利技术实施例二提供的形成金属层的半导体器件结构示意图；图3D为本专利技术实施例二提供的形成金属电极的半导体器件结构示意图；图3E为本专利技术实施例二提供的形成第一定位孔的半导体器件结构示意图；图3F为本专利技术实施例二提供的形成第二定位孔的半导体器件结构示意图；图3G为本专利技术实施例二提供的第一拐角的结构示意图；图3H为本专利技术实施例二提供的形成场板结构的半导体器件结构示意图。具体实施方式下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部结构。在更加详细地讨论示例性实施例之前应当提到的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各步骤描述成顺序的处理，但是其中的许多步骤可以被并行地、并发地或者同时实施。此外，各步骤的顺序可以被重新安排。当其操作完成时处理可以被终止，但是还可以具有未包括在附图中的附加步骤。处理可以对应于方法、函数、规程、子例程、子程序等等。此外，术语“第一”、“第二”等可在本文中用于描述各种方向、动作、步骤或元件等，但这些方向、动作、步骤或元件不受这些术语限制。这些术语仅用于将第一个方向、动作、步骤或元件与另一个方向、动作、步骤或元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一电极称为第二电极，且类似地，可将第二电极称为第一电极。第一电极和第二电极两者都是电极，但其不是同一电极。术语“第一”、“第二”等而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本专利技术的描述中，“多个”、“批量”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。实施例一图1为本专利技术实施例一提供的半导体器件场板的制作方法的流程示意图，本实施例可以适用于制作半导体器件的场板结构，特别是大功率半导体器件的场板结构，例如由氮化镓、碳化硅、氧化镓、铝氮等材料制作的大功率半导体器件。如图1所示，本专利技术实施例一提供的半导体器件场板的制作方法包括：S110、在半导体外延片表面形成第一介质层。具体的，衬底指硅、碳化硅或蓝宝石晶片，通常是外延片最表面沉积的硅化合物钝化层。半导体外延片的结构包括：衬底、缓冲层、电子沟道层、势垒层和钝化层；电子沟道层为场效应晶体管的器件结构层；势垒层一般是含有Al本文档来自技高网...

【技术保护点】
1.一种半导体器件场板的制作方法，其特征在于，包括：/n在半导体外延片表面形成第一介质层；/n在所述第一介质层上形成暴露所述半导体外延片表面的第一定位孔；/n在所述第一介质层表面以及被所述第一定位孔暴露的半导体外延片表面形成第二介质层；/n在所述第一定位孔内的第二介质层上形成暴露所述半导体外延片表面的第二定位孔；/n在第二介质层表面以及所述第一定位孔和所述第二定位孔处形成场板结构。/n

【技术特征摘要】
1.一种半导体器件场板的制作方法，其特征在于，包括：
在半导体外延片表面形成第一介质层；
在所述第一介质层上形成暴露所述半导体外延片表面的第一定位孔；
在所述第一介质层表面以及被所述第一定位孔暴露的半导体外延片表面形成第二介质层；
在所述第一定位孔内的第二介质层上形成暴露所述半导体外延片表面的第二定位孔；
在第二介质层表面以及所述第一定位孔和所述第二定位孔处形成场板结构。


2.如权利要求1所述的方法，其特征在于，所述在半导体外延片表面形成第一介质层包括：
通过等离子气相沉积、准大气压气相沉积、低压气相沉积、溅射蒸镀和原子层沉积中的一种方法在半导体外延片表面沉积第一介质层。


3.如权利要求1所述的方法，其特征在于，所述半导体外延片包括：衬底、缓冲层、电子沟道层、势垒层和钝化层，其中，所述钝化层表面为所述半导体外延片表面。


4.如权利要求3所述的方法，其特征在于，所述在半导体外延片表面形成第一介质层之后，还包括：
在所述第一介质层上形成暴露所述势垒层或所述钝化层的第一电极孔和第二电极孔；
通过金属蒸镀在所述第一介质层表面以及被所述第一电极孔和所述第二电极孔暴露的势垒层或钝化层表面形成金属层，其中，所述金属层的表面为平整表面；
在所述金属层上形成暴露所述第一介质层表面的孔，所述孔两端的金属层构成半...

【专利技术属性】
技术研发人员：陈建国，于洪宇，曾凡明，汪青，
申请(专利权)人：南方科技大学，
类型：发明
国别省市：广东;44