一种移位寄存器、显示面板和显示装置制造方法及图纸

本发明专利技术公开了一种移位寄存器、显示面板和显示装置，解决了现有的移位寄存驱动电路无法适用于高迁移率材料所制成的显示面板。本发明专利技术的主要技术方案为：包括：多个以联级方式相连接的移位寄存单元，移位寄存单元包括：输出控制模块，连接于上拉点、信号输出端和第一时钟信号端，输出控制模块用于在上拉点的电压的控制下使信号输出端与第一时钟信号端相连接；第一放电模块，连接于放电信号端、上拉点和第一低电平端，第一放电模块用于在放电信号端的电压控制下使上拉点和第一低电平端相连接；自举电容，自举电容的第一端连接于上拉点；电位控制模块，连接于自举电容的第二端，电位控制模块用于使第二端维持低电平。

【技术实现步骤摘要】
一种移位寄存器、显示面板和显示装置
本专利技术涉及显示
，尤其涉及一种移位寄存器、显示面板和显示装置。
技术介绍
现有技术中，为制作大尺寸显示屏，氧化物成为首选材料，目前常用的IGZO材料已经在产品投入大量使用，其迁移率在10左右，当显示屏分辨率及尺寸进一步增大时，就需要更高迁移率的氧化物材料，例如，有的产品采用迁移率为20左右的氧化物材料，例如ITZO材料制作更大尺寸的显示屏，但是由于迁移率增大，在使用原有的驱动电路驱动显示屏幕显示时，容易发生移位寄存驱动电路烧毁不良，因此，原有的移位寄存驱动电路已经不适合高迁移率氧化物材料制作的显示面板。
技术实现思路
有鉴于此，本专利技术提供一种移位寄存器、显示面板和显示装置，主要目的为由高迁移率氧化物材料做制成的显示面板提供驱动电路。一方面，本专利技术提供了一种移位寄存器，该移位寄存器包括：包括：多个以联级方式相连接的移位寄存单元，所述移位寄存单元包括：输出控制模块，连接于上拉点、信号输出端和第一时钟信号端，所述第一时钟信号端用于接收第一时钟信号，所述输出控制模块用于在所述上拉点的电压的控制下使所述信号输出端与所述第一时钟信号端相连接；第一放电模块，连接于放电信号端、所述上拉点和第一低电平端，所述第一放电模块用于在所述放电信号端的电压控制下使所述上拉点和所述第一低电平端相连接，以对所述上拉点放电，所述第一低电平端用于接收第一低电平信号；自举电容，所述自举电容的第一端连接于所述上拉点；电位控制模块，连接于所述自举电容的第二端，所述电位控制模块用于使所述第二端维持低电平。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。具体地，所述电位控制模块包括第二低电平端，所述第二端连接于所述第二低电平端，所述第二低电平端用于接收第二低电平信号。具体地，所述电位控制模块包括第十四晶体管，所述第十四晶体管的栅极连接于第一信号输入端，第一电极连接于所述第一时钟信号端，第二电极连接于所述第二端，所述第十四晶体管用于根据所述第一信号输入端的电压控制所述第二端在预设时间段内写入所述第一时钟信号端的电压，其中，在所述预设时间段内，所述第一时钟信号为低电压。具体地，所述第一信号输入端连接于上一级的所述移位寄存单元的所述信号输出端；或所述第一信号输入端连接于第二时钟信号端，所述第二时钟信号端用于接收第二时钟信号，其中，所述第二时钟信号与所述第一时钟信号反向。具体地，还包括：上拉驱动模块，所述上拉驱动模块包括：第一晶体管，所述第一晶体管的栅极和第一电极连接于第二信号输入端，第二电极连接于所述上拉点；其中，所述第二信号输入端连接于上级所述移位寄存单元的所述信号输出端。具体地，还包括：下拉驱动模块，所述下拉驱动模块包括：第九晶体管，所述第九晶体管的栅极和第一电极连接于第三时钟信号端，第二电极连接于第一下拉点，所述第三时钟信号端用接收第三时钟信号；第五晶体管，所述第五晶体管的栅极连接于所述第一下拉点，第一电极连接于所述第三时钟信号端，第二电极连接于第二下拉点；其中，所述第三时钟信号与所述第一时钟信号反向。具体地，所述第一放电模块包括：第二晶体管，所述第二晶体管的栅极连接于第三信号输入端，第一电极连接于所述上拉点，第二电极连接于所述第一低电平端，其中，所述第三信号输入端连接于下一级所述移位寄存单元中的所述信号输出端；第十晶体管，所述第十晶体管的栅极连接于所述第二下拉点，第一电极连接于所述上拉点，所述第二电极连接于所述第一低电平端；第十三晶体管，所述第十三晶体管的栅极连接于所述第三时钟信号端，第一电极连接于所述第二信号输入端，第二电极连接于所述上拉点；其中，所述第三信号输入端、所述第二下拉点和所述第三时钟信号端均为所述放电信号端。具体地，还包括：第二放电模块，所述第二放电模块还包括：第十一晶体管，所述第十一晶体管的栅极连接于所述第二下拉点，第一电极连接于所述信号输出端，第二电极连接于所述第一低电平端；第四晶体管，所述第四晶体管的栅极连接于所述第三信号输入端，第一电极连接于所述信号输出端，第二电极连接于所述第一低电平端；第十二晶体管，所述第十二晶体管的栅极连接于所述第三时钟信号端，第一电极连接于所述信号输出端，第二电极连接于所述第一低电平端。具体地，还包括：第三放电模块，所述第三放电模块包括：第六晶体管，所述第六晶体管的栅极连接于所述上拉点，第一电极连接于所述第二下拉点，第二电极连接于所述第一低电平端；第八晶体管，所述第八晶体管的栅极连接于所述上拉点，第一电极连接于第一下拉点，第二电极连接于所述第一低电平端。具体地，所述输出控制模块包括：第三晶体管，所述第三晶体管的栅极连接于所述上拉点，第一电极连接于所述第一时钟信号端，第二电极连接于所述信号输出端。另一方面，本专利技术还提供一种显示面板，该显示面板包括：以上任一项所述的移位寄存器。另一方面，本专利技术还提供一种显示装置，该显示装置包括：以上所提供的显示面板。本专利技术实施例提出的一种移位寄存器、显示面板和显示装置，采用高迁移率的氧化物材料制成移位寄存器中的晶体管，当晶体管的漏极电压过高时，会导致该晶体管被烧毁，而在现有技术中，上拉点在自举后电压翻倍，会导致对上拉点进行放电的晶体管被烧毁，使得目前所用的驱动电路无法适用于高迁移率材料所制成的移位寄存器。而本申请中自举电容的第二端连接于电位控制模块，电位控制模块能够使得第二端的电压始终维持在低电平，因此，当上拉点输入高电平时，不会使得上拉点的电压自举升高，进而不会导致第一放电模块中的晶体管被烧毁，保证驱动电路的可靠性。上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段，并可依照说明书的内容予以实施，以下以本专利技术的较佳实施例并配合附图详细说明如后。附图说明图1为本专利技术实施例提供的一种移位寄存器结构示意图；图2为现有技术提供的一种移位寄存器结构示意图；图3为本专利技术实施例提供的一种移位寄存器另一结构示意图；图4为本专利技术实施例提供的一种移位寄存器又一结构示意图；图5为本专利技术实施例提供的一种移位寄存器再一结构示意图；图6为本专利技术实施例提供的一种移位寄存器另一结构示意图；图7为本专利技术实施例提供的一种移位寄存器的电压时序示意图。具体实施方式为更进一步阐述本专利技术为达成预定专利技术目的所采取的技术手段及功效,以下结合附图及较佳实施例，对依据本专利技术提出的一种移位寄存器、显示面板和显示装置其具体实施方式、结构、特征及其功效，详细说明如后。一方面，如图1、图3至图7本专利技术实施例提供了一种移位寄存器，该移位寄存器包括：多个以联级方式相连接的移位寄存单元，所述移位寄存单元包括：多个以联级方式相连接的移位寄存单元，所述移位寄存单元包括：输出控制模块，连接于上拉本文档来自技高网...

【技术保护点】
1.一种移位寄存器，其特征在于，包括：/n多个以联级方式相连接的移位寄存单元，所述移位寄存单元包括：/n输出控制模块，连接于上拉点、信号输出端和第一时钟信号端，所述第一时钟信号端用于接收第一时钟信号，所述输出控制模块用于在所述上拉点的电压的控制下使所述信号输出端与所述第一时钟信号端相连接；/n第一放电模块，连接于放电信号端、所述上拉点和第一低电平端，所述第一放电模块用于在所述放电信号端的电压控制下使所述上拉点和所述第一低电平端相连接，以对所述上拉点放电，所述第一低电平端用于接收第一低电平信号；/n自举电容，所述自举电容的第一端连接于所述上拉点；/n电位控制模块，连接于所述自举电容的第二端，所述电位控制模块用于使所述第二端维持低电平。/n

【技术特征摘要】
1.一种移位寄存器，其特征在于，包括：
多个以联级方式相连接的移位寄存单元，所述移位寄存单元包括：
输出控制模块，连接于上拉点、信号输出端和第一时钟信号端，所述第一时钟信号端用于接收第一时钟信号，所述输出控制模块用于在所述上拉点的电压的控制下使所述信号输出端与所述第一时钟信号端相连接；
第一放电模块，连接于放电信号端、所述上拉点和第一低电平端，所述第一放电模块用于在所述放电信号端的电压控制下使所述上拉点和所述第一低电平端相连接，以对所述上拉点放电，所述第一低电平端用于接收第一低电平信号；
自举电容，所述自举电容的第一端连接于所述上拉点；
电位控制模块，连接于所述自举电容的第二端，所述电位控制模块用于使所述第二端维持低电平。


2.根据权利要求1所述的移位寄存器，其特征在于，
所述电位控制模块包括第二低电平端，所述第二端连接于所述第二低电平端，所述第二低电平端用于接收第二低电平信号。


3.根据权利要求1所述的移位寄存器，其特征在于，
所述电位控制模块包括第十四晶体管，所述第十四晶体管的栅极连接于第一信号输入端，第一电极连接于所述第一时钟信号端，第二电极连接于所述第二端，所述第十四晶体管用于根据所述第一信号输入端的电压控制所述第二端在预设时间段内写入所述第一时钟信号端的电压，其中，在所述预设时间段内，所述第一时钟信号为低电压。


4.根据权利要求3所述的移位寄存器，其特征在于，
所述第一信号输入端连接于上一级的所述移位寄存单元的所述信号输出端；
或所述第一信号输入端连接于第二时钟信号端，所述第二时钟信号端用于接收第二时钟信号，其中，所述第二时钟信号与所述第一时钟信号反向。


5.根据权利要求1所述的移位寄存器，其特征在于，还包括：
上拉驱动模块，所述上拉驱动模块包括：第一晶体管，所述第一晶体管的栅极和第一电极连接于第二信号输入端，第二电极连接于所述上拉点；
其中，所述第二信号输入端连接于上级所述移位寄存单元的所述信号输出端。


6.根据权利要求5所述的移位寄存器，其特征在于，还包括：
下拉驱动模块，所述下拉驱动模块包括：
第九晶体管，所述第九晶体管的栅极和第一电极连接于第三时钟信号端，第二电极连接于第一下拉点，所述第三时钟信号端用接收第三时钟信号；
第五晶体管，所述第五晶体...

【专利技术属性】
技术研发人员：任锦宇，冯莎，刘凤娟，彭宽军，张方振，史鲁斌，彭锦涛，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：北京;11