高速弹丸测速装置制造方法及图纸

本发明专利技术公开了一种高速弹丸测速装置，包括第一高速电压比较电路、第二高速电压比较电路、数据处理电路和数据传输通信电路；本发明专利技术的高速弹丸测速装置体积小巧，对于高速弹丸可以实现高精度测速，同时可有效压缩速度波形的数据，克服测速时炮口冲击波对速度测量准度的影响，自适应实现通断靶的测速。

【技术实现步骤摘要】
高速弹丸测速装置
本专利技术属于弹丸测速技术，具体涉及一种高速弹丸测速装置。
技术介绍
弹丸初速是武器战术性能技术指标中一项非常重要的参数。现有的弹丸测速方法有雷达测速，高速摄像，锡箔纸通断靶测速等。在弹丸初速高于1200米每秒时，对于弹丸的初速测试，相比于高速摄像为了采集到弹丸的速度画面必须采用非常高帧速率的摄影机，以及雷达测速装置相当高的造价，通断靶测速电路造价则低廉非常多。然而普通的测速电路由于炮口冲击波产生的电离场影响，会使弹丸测速失去准度。在锡箔纸通断靶测速中，若直接对靶纸处的电压变化进行信号采样，则同样需要使用高速采样ad才能满足采集到炮口冲击波所造成的电离场变化，对AD的采样速率要求相当高。传统锡箔纸通断靶测速装置在测量高速弹丸初速上难以在造价低廉与测速准度上找到平衡。
技术实现思路
本专利技术的目的在于提供一种高速弹丸测速装置，解决了传统通断靶测速装置在测量高速弹丸时容易收到炮口冲击波电力场影响而失去测量精度的问题。实现本专利技术目的的技术解决方案为：一种高速弹丸测速装置，包括第一高速电压比较电路、第二高速电压比较电路、数据处理电路和数据传输通信电路；第一高速电压比较电路包括第一分压电路、第二分压电路、第一高速比较器U1、第一滤波电路和第一电容C1。第一分压电路包括第一电阻R1、第二电阻R2、第三电阻R3及第二电容C2。第二分压电路包括第四电阻R4、第六电阻滑动变阻器R6和第四电容C4；第一滤波电路包括串联的第五电阻R5和第三电容C3；第一分压电路的第一电阻R1、第二电阻R2和第三电阻R3串联连接，第二电容C2与第三电阻R3并联，第三电阻R3和第二电容C2连接于点5；第一高速比较器U1的引脚3连接点5；第二分压电路的第四电阻R4和滑动变阻器R6串联，第四电容C4与滑动变阻器R6并联；第四电阻R4和滑动变阻器R6连接与点2；第一高速比较器U1的引脚2连接至点2，第一高速比较器U1的引脚2连接点2；第一高速比较器U1引脚4和引脚8接地，第一滤波电路的第五电阻R5一端连接第一高速比较器U1引脚6另一端连接数据处理电路；第一高速比较器U1的引脚7并联第一电容C1连接至电源正3.3V；第一电阻R1与第二电阻R2连接与点1；第一测试端口T1串联第一磁珠FB1连接至点1；第一高速比较器U1的其余引脚不使用。本专利技术与现有技术相比，其显著优点在于：（1）本专利技术采用高速电压比较器，可以测量到10ns以上的电压变化，可以准确测量高速弹丸的速度。（2）本专利技术可以通过调整FPGA即Spartan6-XC6SLX16内的系统时钟，达到不同的时间精度，以满足不同弹丸速度测量精度的要求。（3）本专利技术可以实现通断靶的自适应切换，无需人工调整。（4）本专利技术可以记录靶纸处的电压变化情况，有效排除炮口冲击波电离场的影响。（5）本专利技术可以有效实现数据压缩，不需要采用高速采样AD采集测试点的电压变化，通过高速比较器直接设定阈值，再由FPGA直接记录由高速比较器输出的电平高低的两种状态，替代通过AD采样后再由FPGA进行数据处理压缩的繁琐过程，实现波形数据的数据压缩。附图说明图1为本专利技术高速弹丸测速装置结构图。图2为本专利技术的第一高速电压比较电路示意图。图3为本专利技术的第二高速电压比较电路示意图。图4为本专利技术的数据通信传输电路示的示意图。具体实施方式下面结合附图对本专利技术作进一步详细描述。结合图1至图4，一种高速弹丸测速装置，包括第一高速电压比较电路、第二高速电压比较电路、数据处理电路和数据传输通信电路；第一高速电压比较电路包括第一分压电路、第二分压电路、第一高速比较器U1、第一滤波电路和第一电容C1。第一分压电路包括第一电阻R1、第二电阻R2、第三电阻R3及第二电容C2。第二分压电路包括第四电阻R4、第六电阻滑动变阻器R6和第四电容C4。第一滤波电路包括串联的第五电阻R5和第三电容C3。第一分压电路的第一电阻R1、第二电阻R2和第三电阻R3串联连接，第二电容C2与第三电阻R3并联，第三电阻R3和第二电容C2连接于点5。第一分压电路的输入电压为正9伏，点5的分压为3伏。第一高速比较器U1的引脚3连接点5。第二分压电路的第四电阻R4和滑动变阻器R6串联，第四电容C4与滑动变阻器R6并联。第四电阻R4和滑动变阻器R6连接与点2。第一高速比较器U1的引脚2连接至点2，第二分压电路的输入电压为正5伏，点2的分压可以通过滑动变阻器滑动调节。第一高速比较器U1的引脚2连接点2。第一高速比较器U1引脚4和引脚8接地，第一滤波电路的第五电阻R5一端连接第一高速比较器U1引脚6另一端连接数据处理电路。第一高速比较器U1的引脚7并联第一电容C1连接至电源正3.3V。第一电阻R1与第二电阻R2连接与点1。第一测试端口T1串联第一磁珠FB1连接至点1。第一高速比较器U1的其余引脚不使用。结合图3，第二高速电压比较电路包括第三分压电路、第四分压电路、第二高速比较器U2、第二滤波电路和第五电容C5。第三分压电路包括第七电阻R7、第八电阻R8、第九电阻R9和第六电容C6。第四分压电路包括第十电阻R10、第十二电阻滑动变阻器R12和第八电容C8。滤波电路包括串联的第十一电阻R11和第七电容C7。第三分压电路的第七电阻R7、第八电阻R8、第九电阻R9串联连接，第六电容C6与第九电阻R9并联，第九电阻R9和第六电容C6连接于点6。第三分压电路的输入电压为正9伏，点6的分压为3伏。第二高速比较器U2的引脚3连接点6。第四分压电路的第十电阻R10、第十二电阻滑动变阻器R12串联，第八电容C8与第十二电阻滑动变阻器R12并联。第四分压电路的输入电压为正5伏。第十电阻R10与第十二电阻滑动变阻器R12连接于点4，点4的分压可以通过第十二电阻滑动变阻器R12滑动调节。第二高速比较器U2的引脚2连接点4。第二高速比较器U2引脚4和引脚8接地，滤波电路的第十一电阻R11一端连接第二高速比较器U2引脚6另一端连接数据处理电路。第二高速比较器U2的引脚7并联第五电容C5连接至电源正3.3V。第七电阻R7与第八电阻R8连接与点3，第二测试端口T2串联第一磁珠FB1连接至点3。第二高速比较器U2的其余引脚不使用。数据处理电路采用XilinxFPGA开发板XC6SLX16核心板。结合图4，数据传输通信电路包括第四控制器U4、第十电容C10、第十二电容C12、第十三电容C13和插座DB9。第四控制器U4型号为MAX3232CSE，第四控制器U4的引脚1和引脚3通过第十电容C10连接，引脚4和引脚5通过第十二电容C12连接。第四控制器U4的引脚2连接串联第十一电容C11接正3.3伏，引脚16直接连接正3.3伏。第四控制器U4的引脚11为数据输入引脚，数据输入来自数据处理电路处理后的数据，引脚12未使用，引脚14为数据发送引脚，连接至插座DB9端口的引脚2，引脚13为数据接收端口，引脚13连接插座DB9端口的引脚3，数据接收功能在该装置中不使用。U4的引脚6串联第十三本文档来自技高网...

【技术保护点】
1.一种高速弹丸测速装置，其特征在于：包括第一高速电压比较电路、第二高速电压比较电路、数据处理电路和数据传输通信电路；第一高速电压比较电路包括第一分压电路、第二分压电路、第一高速比较器U1、第一滤波电路和第一电容C1；第一分压电路包括第一电阻R1、第二电阻R2、第三电阻R3及第二电容C2；第二分压电路包括第四电阻R4、第六电阻滑动变阻器R6和第四电容C4；第一滤波电路包括串联的第五电阻R5和第三电容C3；第一分压电路的第一电阻R1、第二电阻R2和第三电阻R3串联连接，第二电容C2与第三电阻R3并联，第三电阻R3和第二电容C2连接于点5；第一高速比较器U1的引脚3连接点5；第二分压电路的第四电阻R4和滑动变阻器R6串联，第四电容C4与滑动变阻器R6并联；第四电阻R4和滑动变阻器R6连接与点2；第一高速比较器U1的引脚2连接至点2，第一高速比较器U1的引脚2连接点2；第一高速比较器U1引脚4和引脚8接地，第一滤波电路的第五电阻R5一端连接第一高速比较器U1引脚6另一端连接数据处理电路；第一高速比较器U1的引脚7并联第一电容C1连接至电源正3.3V；第一电阻R1与第二电阻R2连接与点1；第一测试端口T1串联第一磁珠FB1连接至点1；第一高速比较器U1的其余引脚不使用。/n...

【技术特征摘要】
1.一种高速弹丸测速装置，其特征在于：包括第一高速电压比较电路、第二高速电压比较电路、数据处理电路和数据传输通信电路；第一高速电压比较电路包括第一分压电路、第二分压电路、第一高速比较器U1、第一滤波电路和第一电容C1；第一分压电路包括第一电阻R1、第二电阻R2、第三电阻R3及第二电容C2；第二分压电路包括第四电阻R4、第六电阻滑动变阻器R6和第四电容C4；第一滤波电路包括串联的第五电阻R5和第三电容C3；第一分压电路的第一电阻R1、第二电阻R2和第三电阻R3串联连接，第二电容C2与第三电阻R3并联，第三电阻R3和第二电容C2连接于点5；第一高速比较器U1的引脚3连接点5；第二分压电路的第四电阻R4和滑动变阻器R6串联，第四电容C4与滑动变阻器R6并联；第四电阻R4和滑动变阻器R6连接与点2；第一高速比较器U1的引脚2连接至点2，第一高速比较器U1的引脚2连接点2；第一高速比较器U1引脚4和引脚8接地，第一滤波电路的第五电阻R5一端连接第一高速比较器U1引脚6另一端连接数据处理电路；第一高速比较器U1的引脚7并联第一电容C1连接至电源正3.3V；第一电阻R1与第二电阻R2连接与点1；第一测试端口T1串联第一磁珠FB1连接至点1；第一高速比较器U1的其余引脚不使用。


2.根据权利要求1所述的高速弹丸测速装置，其特征在于：第一分压电路的输入电压为正9伏，点5的分压为3伏。


3.根据权利要求1所述的高速弹丸测速装置，其特征在于：第二分压电路的输入电压为正5伏，点2的分压通过滑动变阻器滑动调节。


4.根据权利要求1所述的高速弹丸测速装置，其特征在于：第二高速电压比较电路包括第三分压电路、第四分压电路、第二高速比较器U2、第二滤波电路和第五电容C5；第三分压电路包括第七电阻R7、第八电阻R8、第九电阻R9和第六电容C6；第四分压电路包括第十电阻R10、第十二电阻滑动变阻器R12和第八电容C8；滤波电路包括串联的第十一电阻R11和第七电容C7；第三分压电路的第七电阻R7、第八电阻R8、第九电阻R9串联连接，第六电容C6...

【专利技术属性】
技术研发人员：王伟鹏，武军安，江琳，郭锐，
申请(专利权)人：南京理工大学，
类型：发明
国别省市：江苏;32