用于低功率状态转换的握手协议的系统、装置和方法制造方法及图纸

在一个实施例中，一种装置包括；至少一个处理电路；至少一个阵列，与至少一个处理电路相关联；电源控制器，用于管理装置的功耗；以及结构桥，耦合到电源控制器。结构桥和电源控制器可以被配置为实现握手协议，以使得结构桥能够在装置进入第一低功率状态之前，经由边带通信路径从至少一个阵列接收数据，并且经由主通信路径将数据发送到系统存储器，该系统存储器耦合到装置。描述和声明了其他实施例。

【技术实现步骤摘要】
【国外来华专利技术】用于低功率状态转换的握手协议的系统、装置和方法
实施例涉及系统的电源管理，并且更具体地涉及集成电路的电源管理。
技术介绍
半导体处理和逻辑设计的进步已经允许增加可以存在于集成电路器件上的逻辑的数量。作为结果，计算机系统配置已经从系统中的单个或多个集成电路发展到单个集成电路上的多个硬件线程、多个核心、多个器件和/或完整系统。此外，随着集成电路的密度的增长，计算系统的功率需求(从嵌入式系统到服务器)也在逐步上升。一种降低集成电路中的功耗的方式是使得一些或所有的集成电路被置于多个可用低功率状态中的给定一个状态。然而，存在与进入和退出低功率状态相关联的等待时间和性能损失，这可能具有不利影响。例如，在低功率状态期间，存在于集成电路中的信息可能丢失，使得当集成电路退出低功率状态时，导致不期望的开销。附图说明图1是根据本专利技术的实施例的系统的框图。图2是根据本专利技术的实施例的方法的流程图。图3是根据本专利技术的另一实施例的方法的流程图。图4是根据实施例的用于保存操作的事务流程。图5是根据实施例的用于恢复操作的事务流程。图6是可以与实施例一起使用的示例系统的框图。图7是根据本专利技术的实施例的系统的框图。图8是根据本专利技术的另一实施例的系统的框图。具体实施方式在各种实施例中，诸如多核心处理器或其他片上系统(SoC)之类的集成电路被提供有以下组件：根据握手协议进行交互以使得能够跨深度低功率状态高效地保存和恢复基本上所有的集成电路的上下文的组件。通过这种握手协议，建立了一种有效的数据传输机制，该握手协议用于经由边带通信网络而在集成电路的电源控制器和集成电路的桥接电路之间进行通信。此后，大量数据可以通过桥接电路并且经由集成电路的主通信网络被传送到相关联的系统存储装置，例如集成电路外部的系统存储器。通过这种布置，在进入低功率状态之前，可以将存在于集成电路中的更大量的数据和其他信息保存到系统存储器中。并且继而，在从低功率状态退出时，该信息可以被有效地恢复到集成电路。当操作系统或其他调度实体识别环境条件或其他触发(其指示允许这些实质的上下文状态存储和恢复操作发生的较高等待时间容限的可用性)时，这种技术可以利用可用于深度低功率状态的较大等待时间能力。现在参考图1，示出了根据本专利技术的实施例的系统的框图。更具体地，如图1所示，计算系统100至少包括集成电路105和系统存储器135。当然，取决于特定的计算系统，可以存在更多的组件。这种系统的范围可以从诸如智能电话、膝上型计算机、平板计算机等之类的小型便携式设备到诸如个人计算机、服务器计算机等之类的较大系统。在实施例中，IC105可以被实现为多核心处理器或其他片上系统(SoC)。在这里的相关方面，IC105包括使得能够在IC105和系统存储器135之间进行高效保存和恢复操作的架构布置。也就是说，针对特定的相对深度低功率状态，可以发送IC105内存在的信息的大部分以存储在系统存储器135中。尽管本专利技术的范围不限于此，但是要保存和恢复的信息可以包括诸如存在于缓存阵列中的缓存信息(例如，与知识产权(IP)代理相关联)、诸如密钥或其他密码信息之类的安全信息、熔丝信息、上下文信息等。通过存储更大量的信息，实现了在退出给定低功率状态时的减少的等待时间和更好的性能。在这点上还请注意，在常规系统中，在进入给定低功率状态之前仅保存非常有限数量的信息。因此，在常规系统中，当退出低功率状态时，包括缓存信息、安全密钥、熔丝信息等(所有这些都可以在实施例中保存)的许多上下文信息丢失，从而导致更长的退出等待时间以及退出时更差的性能。为了实现保存和恢复操作，IC105可以包括电源管理单元(PMU)160，其可以包括用于执行关于IC105的电源管理操作的硬件、软件和/或固件。在各种实施例中，PMU160可以包括各种电源管理逻辑单元，用于执行基于硬件的电源管理。这种电源管理可以是完全处理器控制的(例如，通过各种处理器硬件，并且其可以由工作负荷和/或电源、热或其他处理器约束来触发)和/或电源管理可以响应于外部源(例如，平台或管理电源管理源或系统软件)来执行。本文所述的集成电路可以利用电源管理技术，该电源管理技术可以独立于基于操作系统(OS)的电源管理(OSPM)机制并且与该OSPM机制互补。根据一个示例OSPM技术，处理器可以在各种性能状态或水平(所谓的P状态，即从P0到PN)下操作。通常，P1性能状态可以对应于OS可以请求的最高保证性能状态。除了该P1状态之外，OS还可以请求更高性能状态，即P0状态。因此，该P0状态可以是机会或涡轮模式状态，在该机会或涡轮模式状态中，当电源和/或热预算可用时，处理器硬件可以配置处理器或其至少一部分以高于保证频率操作。在许多实现方式中，处理器可以包括多个所谓的bin频率(binfrequency)，其高于P1保证最大频率，超过特定处理器的最大峰值频率，如在制造期间融合或以其他方式写入处理器中。此外，根据一种OSPM机制，处理器可以在各种功率状态或水平下操作。关于功率状态，OSPM机制可以指定不同的功耗状态，通常称为C状态，C0、C1至Cn状态。当核心或其他处理单元活动时，其在C0状态下运行，而当核心或其他处理单元空闲时，其可以被置于低功率状态，也称为非零C状态(例如，C1-C10状态)，其中每个C状态均处于较低功耗水平(使得C10是比C1更深度的低功率状态，等等)。应当理解，在不同的实施例中可以单独地或组合地使用许多不同类型的电源管理技术。作为代表性示例，电源控制器可以控制集成电路通过某种形式的动态电压频率缩放(DVFS)来进行电源管理，在DVFS中，可以动态地控制一个或多个核心或其他逻辑的操作电压和/或操作频率以在某些情况下降低功耗。在一个示例中，可以使用可从加利福尼亚州圣克拉拉的英特尔公司获得的增强型英特尔SpeedStepTM技术来执行DVFS，以在最低功耗水平下提供最佳性能。在另一示例中，可以使用英特尔TurboBoostTM技术来执行DVFS，以使得一个或多个核心或其他计算引擎能够基于条件(例如，工作负荷和可用性)以高于保证操作频率来操作。尽管本专利技术的范围不限于此，但是实施例可以用于在进入特定深度低功率状态(例如，C10状态)之前将信息从IC105保存到存储器135。在C10状态中，几乎所有的电源被从IC105移除，包括对于管芯上(on-die)恢复上下文的存储，并且因此所有上下文丢失。在该模式中，熔丝块、保存/恢复存储器和电压调节器中的所有电源被断电，从而节省功率并且实现低的总分组功率水平。在一些情况下，当包括IC105的给定系统要进入特定系统低功率状态(例如，S0i3系统低功率状态)时，可以进入该C10或其他深度休眠状态。如本文将进一步描述的，实施例经由边带通信系统而在PMU160和结构桥140之间实现握手协议。结构桥140被配置为与PMU160和存储器控制器125(以及DIMM135)进行交互。利用该握手协议，对于保存操作，结构桥140可以经由主通信系统发送要本文档来自技高网...

【技术保护点】
1.一种装置，包括：/n至少一个处理电路；/n至少一个阵列，与所述至少一个处理电路相关联；/n电源控制器，用于管理所述装置的功耗；以及/n结构桥，耦合到所述电源控制器，其中，所述结构桥和所述电源控制器用于实现握手协议，以使得所述结构桥能够在所述装置进入第一低功率状态之前，经由边带通信路径从所述至少一个阵列接收数据，并且经由主通信路径将所述数据发送到系统存储器，所述系统存储器耦合到所述装置。/n

【技术特征摘要】
【国外来华专利技术】20180327 US 15/936,5951.一种装置，包括：
至少一个处理电路；
至少一个阵列，与所述至少一个处理电路相关联；
电源控制器，用于管理所述装置的功耗；以及
结构桥，耦合到所述电源控制器，其中，所述结构桥和所述电源控制器用于实现握手协议，以使得所述结构桥能够在所述装置进入第一低功率状态之前，经由边带通信路径从所述至少一个阵列接收数据，并且经由主通信路径将所述数据发送到系统存储器，所述系统存储器耦合到所述装置。


2.根据权利要求1所述的装置，其中，所述边带通信路径包括第一边带路由器，用于耦合所述电源控制器和所述结构桥。


3.根据权利要求1所述的装置，其中，所述主通信路径包括主结构，用于经由存储器控制器来将所述结构桥耦合到所述系统存储器。


4.根据权利要求1所述的装置，其中，所述电源控制器包括主设备，用于在所述装置进入所述第一低功率状态之前启动所述握手协议，其中，在所述第一低功率状态下，所述装置不保留上下文。


5.根据权利要求1所述的装置，其中，所述电源控制器用于：
向所述结构桥发送配置请求以使所述结构桥准备好进入所述第一低功率状态；
向所述结构桥发送包括地址信息的至少一个命令，以指示所述结构桥向所述系统存储器发送第一数据块；
将所述第一数据块从所述至少一个阵列发送到所述结构桥；以及
向所述结构桥发送注入命令，以使所述结构桥经由所述主通信路径将所述第一数据块发送到所述系统存储器中与所述地址信息相对应的第一位置。


6.根据权利要求5所述的装置，其中，响应于所述装置从所述第一低功率状态退出，所述电源控制器用于：
向所述结构桥发送第二配置请求，以配置所述结构桥从所述第一低功率状态退出；
向所述结构桥发送包括第二地址信息的至少一个第二命令，以使所述结构桥从所述系统存储器中与所述第二地址信息相对应的第二位置读取第二数据块；
向所述结构桥发送轮询请求，以确定所述结构桥是否已经获得所述第二数据块；
从所述结构桥接收轮询响应；以及
响应于指示所述结构桥已经获得所述第二数据块的所述轮询响应的就绪指示，向所述结构桥发送读取请求，以从所述结构桥接收所述第二数据块并且使得所述第二数据块存储在所述至少一个阵列中。


7.根据权利要求5所述的装置，其中，所述结构桥包括：
至少一个缓冲器，用于在接收到所述注入命令之前存储所述第一数据块；以及
至少一个轮询寄存器，用于存储与来自所述系统存储器的未决读取操作的状态有关的信息。


8.根据权利要求1所述的装置，还包括：第一电源域，包括电源控制器；以及第二电源域，包括所述结构桥，其中，所述第一电源域是在所述装置进入所述第一低功率状态之前最后一个要被断电的电源域，并且所述第二电源域是在所述装置进入所述第一低功率状态之前倒数第二个要被断电的电源域。


9.根据权利要求1所述的装置，其中，所述电源控制器用于响应于超过等待时间容限值的空闲时段的指示而开始进入所述第一低功率状态，所述等待时间容限值存储在配置寄存器中。


10.根据权利要求1所述的装置，其中，所述结构桥用于：
从所述电源控制器接收所述系统存储器中的在其处要存储数据块的起始地址、所述数据块的第一部分和第一注入命令；并且
将所述数据块的第一部分发送到所述系统存储器以存储在所述起始地址处。


11.根据权利要求10所述的装置，其中，所述结构桥用于：
从所述电源控制器接收所述数据块的第二部分和第二注入命令；
将所述起始地址递增到所述系统存储器中的在其处要存储所述数据块的第二部分的第二地址；并且
将所述数据块的第二部分发送到所述系统存储器以存储在所述第二地址处。


12.一种方法，包括：
在集成电路的结构桥中，经由边带通信路径从所述集成电路的电源控制器接收保存命令，所述保存命令包括起始地址和自动递增指示符；
在所述结构桥中接收第一数据块并且将所述第一数据块存储在所述结构桥的至少一个缓冲器中，并且响应于来自所述电源控制器的第一注入命令，经由主通信路径将所述第一数据块发送到系统存储器以存储在所述起始地址处；
在所述结构桥中接收第二数据块并且将所述第二数据块存储在所述结构桥的至少一个缓冲器中；
将所述起始地址递增到另一地址；以及
响应于来自所述电源控制器的第二注入命令，经由所述主通信路径将所述第二数据块发送到所述系统存储器以存储在所述另一地址处。


13.根据权利要求12所述的方法，还包括：
确定所述集成电路的空闲时段超过等待时间容限值，所述等待时间容限值存储在配置寄存器中；以及
响应于所述空闲时段超过所述等待时间容限值，将所述保存命令从所述电源控制器发送到所述结构桥。


14.根据权利要求12所述的方法，...

【专利技术属性】
技术研发人员：拉克什米纳雷亚纳·帕普，罗伯特·米尔斯特里，阿米特·库玛尔·斯利瓦斯塔瓦，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US