一种高压带接反保护的ESD电路制造技术

本发明专利技术公开了一种高压带接反保护的ESD电路，包括：防反接的耐高压二极管D1，其阳极与耐直流高压电平的输入端HV_VDD相连，其阴极与高压MOS管M1的漏极相连；耐直流高压的高压二极管D2，其阴极与D1阴极相连；串联分压电阻R1，R2，其中R1与D2的阳极相连，R2接地，中间引出接到M1的栅极；限流保护电阻R3和低电压二极管D3串联后并联到高压MOS管M1的栅极和漏极；高压MOS管M1的源极接GND，用于泄放HV_VDD到GND之间的ESD电流。本发明专利技术可以减小芯片面积，极大提高芯片ESD防护能力和耐直流高压电平的能力。

【技术实现步骤摘要】
一种高压带接反保护的ESD电路
本专利技术涉及电子电路
，具体是涉及一种高压带接反保护的ESD电路。
技术介绍
集成电路开始迅速发展后，人们的自然生活中存在着各种各样的电子类器件，然而，与之共存的还有静电。静电由于其高电压小电流作用时间短的特点，经常会造成电子器件的损坏。ESD(Electro-Staticdischarge)的意思是"静电释放"，是20世纪中期以来形成的以研究静电的产生、危害及静电防护等的学科，国际上习惯将用于静电防护的器材统称为ESD。在工业控制领域，对电源的保护要求很高，集成电路一般要能承受高电压冲击，同时，也要能防止电源及地反接时产生的反向大电流。一般的，如图1所示，带接反保护的高压ESD保护电路一般采用2个正反级联的耐高压的二极管组成，其缺点在于需要2个耐高压二极管，电路实现面积大，不利于集成。如何实现芯片ESD防护能力，反接保护能力和耐直流高压电平的能力，同时减小芯片面积，降低实现的复杂度，是急需需要解决的问题。
技术实现思路
针对现有技术存在的不足，本专利技术实施例的目的在于提供一种高压带接反保护的ESD电路，以解决上述
技术介绍
中的问题。为实现上述目的，本专利技术提供如下技术方案：一种高压带接反保护的ESD电路，包括：位于芯片高压输入电源管脚HV_VDD和高压二极管D2间的防反接单元；位于防反接单元和泄放单元间的击穿保护单元；位于击穿保护单元和接地管脚GND间的泄放单元。作为本专利技术进一步的方案，所述防反接单元包括耐高压二极管D1，二极管D1的阳极与输入端HV_VDD相连，其阴极与高压MOS管M1的漏极相连。作为本专利技术进一步的方案，所述的击穿保护单元包括：耐直流高压的高压二极管D2，其阴极与D1阴极相连；串联分压电阻R1，R2，其中R1与D2的阳极相连，R2接地，R1，R2中间引出接到M1的栅极。作为本专利技术进一步的方案，所述泄放单元包括低压保护结构和泄放高压MOS管，所述泄放高压MOS管用于泄放HV_VDD到GND之间的ESD电流。作为本专利技术进一步的方案，所述低压保护结构包括串联的限流保护电阻R3和低电压二极管D3，其中限流保护电阻R3连接高压MOS管M1的栅端，低电压二极管D3的阳极连接到高压MOS管M1的漏端，用于钳位M1栅极电压。作为本专利技术进一步的方案，所述高压NMOS管M1的漏极连接到耐高压二极管D1的阴极，其源极连接至GND，用于泄放ESD电流。本专利技术的有益效果：1.本专利技术的提供的一种高压带接反保护的ESD电路，可减小芯片面积，防止反接电流的产生，极大提高了芯片ESD防护能力和耐直流高压电平的能力。为更清楚地阐述本专利技术的结构特征和功效，下面结合附图与具体实施例来对本专利技术进行详细说明。附图说明：图1是一种现有的一种ESD保护集成电路结构示意图。图2是本专利技术一种实施例的结构示意图。具体实施方式：下面将结合附图和有关知识对本专利技术作出进一步的说明，进行清楚、完整地描述，显然，所描述的电路图应用仅仅是本专利技术的一部分实施例，而不是全部的实施例。参见图2所示，一种高压带接反保护的ESD电路，用于承受直流高压电平，防止产生反接电流，并泄放HV_VDD到GND之间的ESD电流，可减小芯片面积，防止反接电流的产生，极大提高了芯片ESD防护能力和耐直流高压电平的能力。具体采用如下技术方案：一种高压带接反保护的ESD电路，包括：位于芯片高压输入电源管脚HV_VDD和高压二极管D2间的防反接单元；位于防反接单元和泄放单元间的击穿保护单元；位于击穿保护单元和接地管脚GND间的泄放单元。其中，防反接单元包括D1二极管，是防反接的耐高压二极管，一般采用功率大尺寸二极管，其阳极与耐直流高压电平的输入端HV_VDD相连，其阴极与高压MOS管的漏极相连，HV_VDD为高电平时导通；GND反接为高电平时断开，防止反接电流的产生；击穿保护单元包括D2二极管，是耐直流高压的高压二极管，采用小尺寸二极管，用于ESD保护，其阴极与D1二极管的阴极相连，其阳极与电阻R1相连，当D2二极管的反向电压超过该二极管的反向击穿电压时，D2二极管导通，并给电阻R1供电；泄放单元包括低压保护结构和泄放高压MOS管，低压保护结构包括串联的限流保护电阻R3和低电压二极管D3；电阻R1和电阻R2，是串联分压电阻，其中电阻R1与D2二极管的阳极相连，电阻R2接地，电阻R1、电阻R2中间引出接到高压MOS管的栅极，用于把D2二极管导通的高电压转换成高压MOS管栅极能接受的低电压；具体为：D2二极管一般采用耐直流高压的高压二极管，当D2反向电压超过该二极管的反向击穿电压时，D2导通，并给串联分压电阻R1，R2供电把D2导通的高电压转换成M1栅极可承受的低电压。电阻R3，是限流保护电阻，其一端连接到电阻R1、电阻R2间和高压MOS管的栅端，另一端连接到D3二极管阴极，保护D3二极管；D3二极管，是低电压二极管，采用小尺寸二极管，其阴极通过电阻R3连接到高压MOS管的栅极，其阳极连接到高压MOS管的源端，也是接地管脚GND端，用于钳位高压MOS管栅极电压；高压MOS管，其漏极连接到D1二极管阴极，栅极连接到电阻R1、电阻R2串联分压电阻间，源极接GND，用于泄放HV_VDD到GND之间的ESD电流。同等面积下，其导电效率远高于二极管；因此同等ESD指标下，其面积比二极管更小，从而节省面积。以下提供本专利技术的具体的实施方式实施例1如图2所示，本专利技术一种实施例，包括：位于芯片高压输入电源管脚HV_VDD和高压二极管D2间的防反接单元；位于防反接单元和泄放单元间的击穿保护单元；位于击穿保护单元和接地管脚GND间的泄放单元。参阅图2，本实施例中所述的防反接单元是指耐高压二极管D1，采用大尺寸二极管，防止反接电流的产生。其阳极与耐直流高压电平的输入端HV_VDD相连，其阴极与高压MOS管M1的漏极相连；参阅图2，本实施例中所述的击穿保护单元是指：耐直流高压的高压二极管D2，采用小尺寸二极管，其阴极与D1阴极相连；串联分压电阻R1，R2，其中R1与D2的阳极相连，R2接地，中间引出接到M1的栅极；参阅图2，本实施例中所述的泄放单元是指一个低压保护结构和泄放管高压MOS管，其高压MOS管M1的源极接GND，用于泄放HV_VDD到GND之间的ESD电流。低压保护结构是指限流保护电阻R3和低电压小尺寸二极管D3，两者串联后限流保护电阻R3连接高压MOS管M1的栅端，低电压二极管D3的阳极连接到高压MOS管M1的源端，也是接地管脚GND端。本实施例的工作原理如下：HV_VDD是耐直流高压电平的输入端，一般用于芯片高压输入电源管脚。GND是防反接的地输入端，一般用于芯片的接地管脚。由于防反接的耐高压二极管存在，其一般采用功率二极管，当HV_VDD为高电平时导通，GND本文档来自技高网...

【技术保护点】
1.一种高压带接反保护的ESD电路，其特征在于，包括：/n位于芯片高压输入电源管脚HV_VDD和高压二极管D2间的防反接单元；/n位于防反接单元和泄放单元间的击穿保护单元；/n位于击穿保护单元和接地管脚GND间的泄放单元。/n

【技术特征摘要】
1.一种高压带接反保护的ESD电路，其特征在于，包括：
位于芯片高压输入电源管脚HV_VDD和高压二极管D2间的防反接单元；
位于防反接单元和泄放单元间的击穿保护单元；
位于击穿保护单元和接地管脚GND间的泄放单元。


2.如权利要求1所述的一种高压带接反保护的ESD电路，其特征在于，所述防反接单元包括耐高压二极管D1，二极管D1的阳极与输入端HV_VDD相连，其阴极与高压MOS管M1的漏极相连。


3.如权利要求2所述的一种高压带接反保护的ESD电路，其特征在于，所述的击穿保护单元包括：耐直流高压的高压二极管D2，其阴极与D1阴极相连；串联分压电阻R1，R2，其中R1与D2的阳极相连，R2接地，R1，R2中间引出接到M1的栅极。

...

【专利技术属性】
技术研发人员：胡枭，张超，汪坚雄，
申请(专利权)人：上海传卓电子有限公司，
类型：发明
国别省市：上海;31