基于轻量型网络的卷积神经网络硬件加速器及其计算方法技术

技术编号:25044404 阅读:30 留言:0更新日期:2020-07-29 05:34
本发明专利技术公开了一种基于轻量型网络的卷积神经网络硬件加速器及其计算方法,该加速器包括:特征图全局缓冲模块、控制模块、输入缓冲模块、权重缓存模块、核心计算模块、中间值缓存模块;该核心计算模块包括:有效索引生成单元、有效索引控制取值单元、卷积判断单元、乘法器、第一加法器、寄存器;该中间值缓存模块包括:第二加法器、部分值缓存单元、激活单元、二输入选择器。本发明专利技术能有效跳过特征图值中的无效计算所占用的计算周期,从而在减少硬件资源消耗的同时,能更好地部署网络到移动设备端。

【技术实现步骤摘要】
基于轻量型网络的卷积神经网络硬件加速器及其计算方法
本专利技术涉及卷积神经网络图像分类
,尤其涉及一种基于轻量型网络的卷积神经网络硬件加速器及其计算方法。
技术介绍
卷积神经网络是一种常见的深度学习架构,受生物自然视觉认知机制启发而来。20世纪90年代,LeCun等人确立了CNN的现代结构,后来又对其进行完善,设计了一种多层的人工神经网络LeNet-5,可以识别手写数据,然而由于当时缺乏大规模训练数据,计算机的计算能力也跟不上,LeNet-5对于复杂问题的处理结果并不理想。直到2012年AlexNet网络的出现,卷积神经网络迎来了历史性突破,自此卷积神经网络受到越来越广泛的关注,网络模型层数越来越深,Top5的错误率越来越低。然而这些卷积神经网络模型在取得优越性能的同时往往伴随着极高的存储空间要求和计算复杂度,现有的通用计算平台很难实现高能效的计算,因此若要部署这些网络到小型设备上,压缩神经网络变得尤为重要。学术界提出各种压缩神经网络的方法,如网络剪枝、权值和特征图值量化等,以及近两年出现的轻量型网络,而这类轻量型网络的特点是网络本文档来自技高网...

【技术保护点】
1.一种基于轻量型网络的卷积神经网络硬件加速器,其特征包括:特征图全局缓冲模块、控制模块、输入缓冲模块、权重缓存模块、核心计算模块、中间值缓存模块;/n所述控制模块分别与特征图全局缓冲模块、权重缓存模块、核心计算模块、中间值缓存模块相连;/n所述特征图全局缓冲模块的输出端连接至所述输入缓冲模块;/n所述核心计算模块的early_end信号输出端连接至所述输入缓冲模块;/n所述核心计算模块的另一个输出端连接至所述中间值缓存模块;/n所述中间值缓存模块的输出端连接至所述特征图全局缓冲模块;/n所述核心计算模块包括:有效索引生成单元、有效索引控制取值单元、卷积判断单元、乘法器、第一加法器、寄存器;/...

【技术特征摘要】
1.一种基于轻量型网络的卷积神经网络硬件加速器,其特征包括:特征图全局缓冲模块、控制模块、输入缓冲模块、权重缓存模块、核心计算模块、中间值缓存模块;
所述控制模块分别与特征图全局缓冲模块、权重缓存模块、核心计算模块、中间值缓存模块相连;
所述特征图全局缓冲模块的输出端连接至所述输入缓冲模块;
所述核心计算模块的early_end信号输出端连接至所述输入缓冲模块;
所述核心计算模块的另一个输出端连接至所述中间值缓存模块;
所述中间值缓存模块的输出端连接至所述特征图全局缓冲模块;
所述核心计算模块包括:有效索引生成单元、有效索引控制取值单元、卷积判断单元、乘法器、第一加法器、寄存器;
所述有效索引生成单元的输入端分别与输入缓冲模块和权重缓存模块相连;所述有效索引生成单元的输出端分别连接至所述卷积判断单元和有效索引控制取值单元;
所述有效索引控制取值单元的输入端分别与输入缓冲模块和权重缓存模块相连;所述有效索引控制取值单元的输出端分别连接至所述卷积判断单元和乘法器;
所述乘法器的输出端与所述第一加法器相连,并将第一加法器的输出端分别与所述卷积判断单元、寄存器和中间值缓存模块相连;
所述寄存器的输出端连接至所述第一加法器;
所述中间值缓存模块包括:第二加法器、部分值缓存单元、激活单元、二输入选择器;
所述第二加法器的输入端分别与所述核心计算模块的第一加法器和所述部分值缓存单元相连;
所述二输入选择器的输入端分别与所述核心计算模块的第一加法器和第二加法器的输出端相连;
所述二输入选择器的输出端连接至所述部分值缓存单元;
所述部分值缓存单元的输出端分别连接至第二加法器和激活单元的输入端;
所述激活单元的输入端还与所述核心计算模块的第一加法器相连;
所述激活单元的输出端连接至所述特征图全局缓冲模块。


2.根据权利要求1所述的卷积神经网络硬件加速器,其特征是所述有效索引生成单元包括:第一比较器、第二比较器、与门、比较器、第一选择器MUX1;
所述第一比较器的输入端与所述权重缓存模块相连;
所述第一比较器的输出端分别连接至所述第一选择器MUX1的控制端与所述与门的一个输入端;
所述第一选择器MUX1的输入端与所述输入缓冲模块相连;
所述比较器的输入端与所述第一选择器MUX1的输出端相连;所述比较器的输出端连接至所述与门的另一个输入端;
所述与门的输出端连接至所述第二比较器;并将所述第二比较器的输出端作为所述有效索引生成单元的输出端。


3.根据权利要求1所述的卷积神经网络硬件加速器,其特征是,所述有效索引控制取值单元包括:第二选择器MUX2、第三选择器MUX3;
所述第二选择器MUX2和第三选择器MUX3的控制端分别与所述有效索引生成单元的输出端相连;
所述第二选择器MUX2的输入端与所述权重缓存模块相连;所述第二选择器MUX2的输出端分别与所述卷积判断单元和乘法器相连;
所述第三选择器MUX3的输入端与所述输入缓冲模块相连;所述第三选择器MUX3的输出端与所述乘法器相连。


4....

【专利技术属性】
技术研发人员:倪伟储萍宋宇鲲张多利
申请(专利权)人:合肥工业大学
类型:发明
国别省市:安徽;34

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1