【技术实现步骤摘要】
一种运算方法及装置
本申请涉及信号处理领域,更具体地说,涉及一种运算方法及装置。
技术介绍
神经网络是目前最具爆发性的一个新兴学科生长点,它的发展给整个信息科学带来了里程碑式的变化。传统的雷达信号及图像处理中,多采用大量的FFT变换、矩阵乘法与求逆、向量运算等经典信号处理方法来实现目标的测量与识别,具有方法成熟,实现容易,和可靠性高的优点。然而存在计算量庞大、优化手段有限等缺点。近几年,随着智慧雷达、软件化雷达等概念的提出,雷达处理中也陆续引入了人工智能的处理算法。可以预见,在今后的一段时间内,采用科学计算的传统方式的信号处理方法与采用神经网络的新型信号处理方法可能会被同时使用,然而目前针对神经网络的硬件加速装置和针对科学计算的硬件加速装置却并不相同,因此,神经网络计算与科学计算之间可能无法兼容。
技术实现思路
本申请提供了一种运算装置,目的在于将神经网络计算与科学计算集成在同一运算装置。为了实现上述目的,本申请提供了以下技术方案:一种运算装置,包括:并联的第一复数乘法器、 ...
【技术保护点】
1.一种运算装置,其特征在于,包括:/n并联的第一复数乘法器、第二复数乘法器、第三复数乘法器和第四复数乘法器;任意一个复数乘法器由实数加法器、选择器、以及实数乘法器组成;/n第一复数加法器、第二复数加法器、第三复数加法器和第四复数加法器;任意一个复数加法器由实数加法器、选择器、以及实数乘法器组成;/n第一选择器、第二选择器、第三选择器和第四选择器;/n其中,所述第一复数乘法器的输出端与所述第一复数加法器的第一输入端相连,所述第二复数乘法器的输出端与所述第一复数加法器的第二输入端、所述第一选择器的第一输入端以及所述第三选择器的第二输入端相连;所述第三复数乘法器的输出端与所述第 ...
【技术特征摘要】
1.一种运算装置,其特征在于,包括:
并联的第一复数乘法器、第二复数乘法器、第三复数乘法器和第四复数乘法器;任意一个复数乘法器由实数加法器、选择器、以及实数乘法器组成;
第一复数加法器、第二复数加法器、第三复数加法器和第四复数加法器;任意一个复数加法器由实数加法器、选择器、以及实数乘法器组成;
第一选择器、第二选择器、第三选择器和第四选择器;
其中,所述第一复数乘法器的输出端与所述第一复数加法器的第一输入端相连,所述第二复数乘法器的输出端与所述第一复数加法器的第二输入端、所述第一选择器的第一输入端以及所述第三选择器的第二输入端相连;所述第三复数乘法器的输出端与所述第二复数加法器的第一输入端相连,所述第四乘法器的输出端与所述第二复数加法器的第二输入端、所述第四复数加法器的第二输入端以及所述第四选择器的第二输入端相连;
所述第一复数加法器的输出端与所述第三选择器的第一输入端以及所述第三复数加法器的第一输入端相连,所述第二复数加法器的输出端与所述第一选择器的第二输入端、所述第二选择器的第二输入端、以及所述第四选择器的第一输入端相连;
所述第一选择器的输出端与所述第三复数加法器的第二输入端相连,所述第二选择器的输出端与所述第四复数加法器的第一输入端相连,所述第三复数加法器的输出端与所述第二选择器的第一输入端相连;
所述第三选择器的输出端为所述运算装置的第一输出端,所述第三复数加法器的输出端为所述运算装置的第二输出端,所述第四复数加法器的输出端为所述运算装置的第三输出端,所述第四选择器的输出端为所述运算装置的第四输出端。
2.根据权利要求1所述的装置,其特征在于,任意一个复数乘法器包括:
并联的选择器K201、选择器K202、选择器K203和选择器K204;
并联的第一实数乘法器、第二实数乘法器、第三实数乘法器和第四实数乘法器;
第一实数加法器、第二实数加法器、反相器、选择器K205、选择器K206、选择器K207、选择器K208、选择器K209和选择器K2010;
其中,所述选择器K201的输出端与所述第一实数乘法器的第二输入端相连,所述选择器K202的输出端与所述第二实数乘法器的第二输入端相连,所述选择器K203的输出端与所述第三实数乘法器的第二输入端相连,所述选择器K204的输出端与所述第四实数乘法器的第二输入端相连;
所述第一实数乘法器的输出端与所述选择器K205的第一输入端和所述第一实数加法器的第一输入端相连,所述第二实数乘法器的输出端与所述反相器相连,所述反相器的输出端与所述选择器K206的第一输入端相连,所述选择器K206的输出端与所述选择器K205的第二输入端和所述第一实数加法器的第二输入端相连,所述选择器K205的输出端与所述选择器K207的第一输入端相连,所述第一实数加法器的输出端与所述选择器K207的第二输入端和所述选择器K205的控制端相连,所述选择器K207的输出端与所述选择器K206的第二输入端相连;
所述第三实数乘法器的输出端与所述选择器K208的第一输入端和第二实数加法器的第一输入端相连,所述第四实数乘法器的输出端与所述选择器K209的第一输入端相连,所述选择器K209的输出端与所述选择器K208的第二输入端和所述第二实数加法器的第二输入端相连,所述选择器K208的输出端与所述选择器K2010的第一输入端相连,所述第二实数加法器的输出端与所述选择器K2010的第二输入端和所述选择器K208的控制端相连,所述选择器K2010的输出端与所述选择器K209的第二输入端相连。
3.根据权利要求2所述的装置,其特征在于,任意一个所述复数乘法器的第一输入端包括输入端E201和输入端E202,所述输入端E201与所述第一实数乘法器的第一输入端和所述选择器K204的第一输入端相连,所述输入端E202与所述第二实数乘法器的第一输入端和所述选择器K203的第一输入端相连;
所述复数乘法器的第二输入端包括输入端E203和输入端E204,所述输入端E203与所述第三实数乘法器的第一输入端和所述选择器K201的第一输入端相连,所述输入端E204与所述第四实数乘法器的第一输入端和所述选择器K202的第一输入端相连;
所述复数乘法器的第三输入端与所述选择器K201的第二输入端、所述选择器K202的第二输入端、所述选择器K203的第二输入端和所述选择器K204的第二输入端相连;
所述复数乘法器的第一输出端为所述选择器K207的输出端,所述复数乘法器的第二输出端为所述第二实数乘法器的输出端,所述复数乘法器的第三输出端为所述选择器K2010的输出端,所述复数乘法器的第四输出端为所述第四实数乘法器的输出端。
4.根据权利要求1-3任一项所述的装置,其特征在于,任意一个复数加法器包括:
第三实数加法器、选择器K301、选择器K302和选择器K303;
第四实数加法器、选择器K304、选择器K305和选择器K306;
其中,所述选择器K302的输出端与所述选择器K301的第二输入端和所述第三实数加法器的第二输入端相连,所述选择器K301的输出端与所述选择器K303的第一输入端相连,所述第三实数加法器的输出端与所述选择器K303的第二输入端和所述选择器K301的控制端相连,所述选择器K303的输出端与所述选择器K302的第二输入端相连;
所述选择器K305的输出端与所述选择器K304的第二输入端和所述第四实数加法器的第二输入端相连,所述选择器K304的输出端与所述选择器K306的第一输入端相连,所述第四实数加法器的输出端与所述选择器K306的第二输入端和所述选择器K304的控制端相连,所述选择器K306的输出端与所述选择器K305的第二输入端相连。
5.根据权利要求4所述的装置,其特征在于,任意一个所述复数加法器的第一输入端包括输入端E301和输入端E303;第二输入端包括输入端E302和输入端E304;
其中,所述输入端E301与所述选择器K301的第一输入端和所述第三实数加法器的第一输入端相连;所述输入端E302与所述选择器K302的第一输入端相连;
所述输入端E303与所述选择器K304的第一输入端和所述第四实数加法器的第一输入端相连;所述输入端E304与所述选择器K305的第一输入端相连;
任意一个所述复数加法器的第一输出端为所述选择器K303的输出端,所述复数加法器的第二输出端为所述选择器K306的输出端。
6.一种运算方法,其特征在于,应用于权利要求5所述的运算装置,所述方法包括:
向各个复数乘法器的输入端均输入复数,其中,向任一所述复数乘法器的输入端E201和输入端E203输入实部,向输入端E202和输入端E204输入虚部;任一所述复数加法器中的输入端E301和输入端E302用于读入实部,任一所述复数加法器中的输入端E303和输入端E304用于读入虚部;
向各个选择器发送选路控制信号;
其中,所述第一选择器的选路控制信号用于控制所述第一选择器输出所述第一选择器的第二输入端的输入数据,所述第二选择器的选路控制信号用于控制所述第二选择器输出所述第二选择器的第一输入端的输入数据;
任一所述复数乘法器中的所述选择器K201的选路控制信号用于控制所述选择器K201输出所述选择器K201的第一输入端的输入数据,所述选择器K202的选路控制信号用于控制所述选择器K202输出所述选择器K202的第一输入端的输入数据,所述选择器K203的选路控制信号用于控制所述选择器K203输出所述选择器K203的第一输入端的输入数据,所述选择器K204的选路控制信号用于控制所述选择器K204输出所述选择器K204的第一输入端的输入数据,所述选择器K206的选路控制信号用于控制所述选择器K206输出所述选择器K206的第一输入端的输入数据,所述选择器K207的选路控制信号用于控制所述选择器K207输出所述选择器K207的第二输入端的输入数据,所述选择器K209的选路控制信号用于控制所述选择器K209输出所述选择器K209的第一输入端的输入数据,所述选择器K2010的选路控制信号用于控制所述选择器K2010输出所述选择器K2010的第二输入端的输入数据;
所述第一复数加法器、所述第二复数加法器、或所述第三复数加法器中的任意一个复数加法器中的所述选择器K302的选路控制信号用于控制所述选择器K302输出所述选择器K302的第一输入端的输入数据,所述选择器K303的选路控制信号用于控制所述选择器K303输出所述选择器K303的第二输入端的输入数据,所述选择器K305的选路控制信号用于控制所述选择器K305输出所述选择器K305的第一输入端的输入数据,所述选择器K306的选路控制信号用于控制所述选择器K306输出所述选择器K306的第二输入端的输入数据;
所述第四复数加法器中的所述选择器K302的选路控制信号用于控制所述选择器K302输出所述选择器K302的第一输入端和第二输入端的输入数据,所述选择器K303的选路控制信号用于控制所述选择器K303输出所述选择器K303的第二输入端的输入数据,所述选择器K305的选路控制信号用于控制所述选择器K305输出所述选择器K305的第一输入端和第二输入端的输入数据,所述选择器K306的选路控制信号用于控制所述选择器K306输出所述选择器K306的第二输入端的输入数据;
从所述第四复数加法器的输出端获取运算结果,其中,所述运算结果为各个复数乘法器的输入端输入的复数的乘加运算结果。
7.一种运算方法,其特征在于,应用于权利要求5所述的运算装置,所述方法包括:
向各个复数乘法器的输入端均输入复数,其中,向任一所述复数乘法器的输入端E201和输入端E203输入实部,向任一所述复数乘法器的输入端E202和输入端E204输入虚部;任一所述复数加法器中的输入端E301和输入端E302用于读入实部,任一所述复数加法器中的输入端E303和输入端E304用于读入虚部;
向各个选择器发送选路控制信号;
其中,任一所述复数乘法器中的所述选择器K201的选路控制信号用于控制所述选择器K201输出所述选择器K201的第一输入端的输入数据,所述选择器K202的选路控制信号用于控制所述选择器K202输出所述选择器K202的第一输入端的输入数据,所述选择器K203的选路控制信号用于控制所述选择器K203输出所述选择器K203的第一输入端的输入数据,所述选择器K204的选路控制信号用于控制所述选择器K204输出所述选择器K204的第一输入端的输入数据,所述选择器K206的选路控制信号用于控制所述选择器K206输出所述选择器K206的第一输入端的输入数据,所述选择器K207的选路控制信号用于控制所述选择器K207输出所述选择器K207的第二输入端的输入数据,所述选择器K209的选路控制信号用于控制所述选择器K209输出所述选择器K209的第一输入端的输入数据,所述选择器K2010的选路控制信号用于控制所述选择器K2010输出所述选择器K2010的第二输入端的输入数据;
所述第一复数加法器、或所述第二复数加法器中的任意一个复数加法器中的所述选择器K302的选路控制信号用于控制所述选择器K302输出所述选择器K302的第一输入端的输入数据,所述选择器K303的选路控制信号用于控制所述选择器K303输出所述选择器K303的第二输入端的输入数据,所述选择器K305的选路控制信号用于控制所述选择器K305输出所述选择器K305的第一输入端的输入数据,所述选择器K306的选路控制信号用于控制所述选择器K306输出所述选择器K306的第二输入端的输入数据;
所述第三复数加法器或所述第四复数加法器中的任意一个复数加法器中的所述选择器K302的选路控制信号用于控制所述选择器K302输出所述选择器K302的第一输入端和第二输入端的输入数据,所述选择器K303的选路控制信号用于控制所述选择器K303输出所述选择器K303的第二输入端的输入数据,所述选择器K305的选路控制信号用于控制所述选择器K305输出所述选择器K305的第一输入端和第二输入端的输入数据,所述选择器K306的选路控制信号用于控制所述选择器K306输出所述选择器K306的第二输入端的输入数据;
从所述第三复数加法器的输出端以及所述第四复数加法器的输出端获取运算结果;
其中,从所述第三复数加法器的输出端获取的运算结果为所述第一复数乘法器的输入端输入的复数和所述第二复数乘法器的输入端输入的复数的乘加运算结果;从所述第四复数加法器的输出端获取的运算结果为所述第三复数乘法器的输入端输入的复数和所述第四复数乘法器的输入端输入的复数的...
【专利技术属性】
技术研发人员:陶常勇,刘勤让,沈剑良,陈艇,高彦钊,宋克,朱珂,汪欣,刘冬培,王元磊,刘长江,林德伟,李沛杰,张新顺,李卓远,
申请(专利权)人:天津芯海创科技有限公司,天津市滨海新区信息技术创新中心,
类型:发明
国别省市:天津;12
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。