多相开关电路制造技术

本发明专利技术公开了一种多相开关电路，所述多相开关电路包括N相开关电路，每相开关电路共输入端形成多相开关电路的输入端；在每相开关电路中，所述多相开关电路的输入端通过主开关管连接到电感；每个电感都连接到所述多相开关电路的输出端；当N为偶数时，有两相开关电路的电感为分立的电感，其余每两相开关电路的电感耦合；当N为奇数时，有一相开关电路的电感为分立的电感，其余每两相开关电路的电感耦合。

【技术实现步骤摘要】
多相开关电路
本专利技术涉及电力电子
，具体涉及一种多相开关电路。
技术介绍
多相开关电路并联可方便提高供电电流等级，以满足大电流的需求，例如处理器。同时，通过控制驱动信号使得每相开关电路交错导通，可在减小单相开关电路电感量的同时减小输入输出电流纹波，可有效减小输入、输出电容。电感量的减小不仅降低了电感尺寸和电容数量，提升功率密度，同时还能提升电压调节器的动态响应速度。传统的多相开关电路的结构有以下几种：第一种为所有电感都耦合；第二种为相数为偶数且每两相开关电流之间的电感耦合；第三种为所有电感都为分立电感。前面两种结构在轻载的时候，转换效率低，并且控制复杂；第三种结构由于没有耦合电感，各相之间的电流均衡效果差，动态响应差。在多相开关电路中，还需要移相的时钟。现有做法为系统产生高频时钟，高频时钟进行分频，产生多个相对低频的移相时钟。该方法所需工作电流偏大，移相的分频器设计相对复杂。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种多相开关电路，所述多相开关电路包括N相开关电路，每相开关电路共输入端形成多相开关电路的输入端；在每相开关电路中，所述多相开关电路的输入端通过主开关管连接到电感；每个电感都连接到所述多相开关电路的输出端；当N为偶数时，有两相开关电路的电感为分立的电感，其余每两相开关电路的电感耦合；当N为奇数时，有一相开关电路的电感为分立的电感，其余每两相开关电路的电感耦合。作为可选，所述分立的电感的电感值大于等于耦合电感的漏感值。作为可选，电感耦合的两相开关电路的主开关管错相180度开关；当N为偶数时，第一相和第二相开关电路为分立电感，错相180度开关；第m相和第m+1相的电感耦合，并且错相180度开关；第m+2相比第m相的主开关管延迟第360/N度开关，m为大于2并且小于N的奇数；当N为奇数时，第一相为分立电感；第n相和第n+1相的电感耦合，并且错相180度开关；第n+2相比第n相的主开关管延迟360/(N+1)度开关，n为小于N的偶数。作为可选，当N为偶数时，电感耦合的两相开关电路的主开关管错相180度开关；第一相和第二相开关电路为分立电感，错相180度开关；第m相和第m+1相的电感耦合，并且错相180度开关；第m+2相比第m相的主开关管延迟第360/N度开关，m为小于N的奇数；当N为奇数时，第一相为分立电感；第n相和第n+1相的电感耦合，并且错相180*(N-1)/N度开关；第二相比第一相延迟360/N度开关，第n+2相比第n相的主开关管延迟360/N度开关，n为小于N的偶数。作为可选，随着负载的减轻，电感耦合的开关电路依次由开关状态进入关断状态，并且电感耦合的两相开关电路同时为开关状态或者关断状态；当N为偶数时，当电感耦合的开关电路都为关断状态时，两个分立电感的开关电路随着负载的减轻，其中一个处于关断状态；当N为奇数时，分立电感的开关电路一直保持在开关状态。作为可选，随着负载的加重，耦合电感成对依次由关断状态进入开关状态，并且电感耦合的两相开关电路同时为开关状态或者关断状态；至少有一个分立电感的开关电路一直保持在开关状态；当N为偶数时，当电感耦合的开关电路都为关断状态时，两个分立电感的开关电路随着负载的加重，从其中一个处于关断状态，变成两个都处于开关状态。本专利技术的又一技术解决方案是，提供一种时钟产生电路，其特征在于：产生Mmax路时钟，包括Mmax个延时电路和延时锁定环，第k延时电路包括：第一端：接收第k时钟；第二端：根据第一端的第k时钟，产生第k+1时钟；第三端：接收所述延时锁定环的输出电压，调节时钟输出信号相对于时钟输入信号的延时；所述延时锁定环接收所述第一时钟到所述第M+1时钟，通过调节所述延时电路的时钟输出信号相对于时钟输入信号的延时，使得第M+1时钟和下一个第一时钟重合；其中，Mmax为大于等于2的自然数，M为小于等于Mmax的自然数，k为1～M的自然数。作为可选，当第k时钟有效时，触发使能第M+1时钟和下一个第一时钟的先后时序比较。作为可选，当M为偶数时，第(M+2)/2时钟为中间时钟；当M为奇数时，第(M+1)/2时钟为中间时钟；当所述中间时钟有效时，触发使能第M+1时钟和下一个第一时钟的先后时序比较。作为可选，所述延时锁定环包括逻辑电路，所述逻辑电路接收所述第一时钟、所述第M+1时钟和所述中间时钟，所述中间时钟触发使能所述逻辑电路对所述第M+1时钟和下一个第一时钟的先后时序比较；所述逻辑电路通过调节给所述延时电路的电流，从而使得第M+1时钟和下一个第一时钟重合。作为可选，所述延时锁定环包括第一选择电路和第二选择电路；所述第一选择电路接收第二时钟到第Mmax时钟，还接收M数值，输出中间时钟；所述第二选择电路接收第二时钟到第Mmax+1时钟，还接收M数值，输出第M+1时钟。作为可选，当第一时钟的频率由低到高跳变时，所述延时锁定环调节所述延时电路的时钟输出信号相对于时钟输入信号的延时重置到最小值，再调节到稳态。本专利技术还提供一种多相开关电路，其特征在于：所述M路时钟分别为多相开关电路的时钟信号。采用本专利技术的电路结构和方法，与现有技术相比，具有以下优点：提高轻载时的系统效率，并且容易实现。附图说明图1为本专利技术多相开关电路的电路示意图；图2为本专利技术三相开关电路在一种实施例下的每相的电感电流和开关信号的波形图；图3为本专利技术四相开关电路在一种实施例下的每相的电感电流和开关信号的波形图；图4为本专利技术五相开关电路在一种实施例下的开关信号相位示意图；图5为本专利技术六相开关电路在一种实施例下的开关信号相位示意图；图6为本专利技术五相开关电路在另一种实施例下的开关信号相位示意图；图7为本专利技术时钟电路的电路示意图；图8为本专利技术时钟电路，当第M+1时钟比下一个第一时钟早的时候的第一时钟、中间时钟、和第(M+1)时钟的时序图；图9为本专利技术时钟电路，当第M+1时钟比下一个第一时钟晚的时候的第一时钟、中间时钟、和第(M+1)时钟的时序图；图10为本专利技术时钟电路，当第M+1时钟和下一个第一时钟重合的时候的第一时钟、中间时钟、和第(M+1)时钟的时序图。具体实施方式以下结合附图对本专利技术的优选实施例进行详细描述，但本专利技术并不仅仅限于这些实施例。本专利技术涵盖任何在本专利技术的精神和范围上做的替代、修改、等效方法以及方案。为了使公众对本专利技术有彻底的了解，在以下本专利技术优选实施例中详细说明了具体的细节，而对本领域技术人员来说没有这些细节的描述也可以完全理解本专利技术。在下列段落中参照附图以举例方式更具体地描述本专利技术。需说明的是，附图均采用较为简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。本专利技术的技术解决方案是，提供一种多相开关电路，所述多相开关电路包括N相开关电路，每相开关电路共输入端形成多相开关电路的输入端；在每相本文档来自技高网...

【技术保护点】
1.一种多相开关电路，其特征在于：所述多相开关电路包括N相开关电路，每相开关电路共输入端形成多相开关电路的输入端；在每相开关电路中，所述多相开关电路的输入端通过主开关管连接到电感；每个电感都连接到所述多相开关电路的输出端；当N为偶数时，有两相开关电路的电感为分立的电感，其余每两相开关电路的电感耦合；当N为奇数时，有一相开关电路的电感为分立的电感，其余每两相开关电路的电感耦合。/n

【技术特征摘要】
1.一种多相开关电路，其特征在于：所述多相开关电路包括N相开关电路，每相开关电路共输入端形成多相开关电路的输入端；在每相开关电路中，所述多相开关电路的输入端通过主开关管连接到电感；每个电感都连接到所述多相开关电路的输出端；当N为偶数时，有两相开关电路的电感为分立的电感，其余每两相开关电路的电感耦合；当N为奇数时，有一相开关电路的电感为分立的电感，其余每两相开关电路的电感耦合。


2.根据权利要求1所述的多相开关电路，其特征在于：所述分立的电感的电感值大于等于耦合电感的漏感值。


3.根据权利要求1所述的多相开关电路，其特征在于：电感耦合的两相开关电路的主开关管错相180度开关；
当N为偶数时，第一相和第二相开关电路为分立电感，错相180度开关；第m相和第m+1相的电感耦合，并且错相180度开关；第m+2相比第m相的主开关管延迟第360/N度开关，m为大于2并且小于N的奇数；
当N为奇数时，第一相为分立电感；第n相和第n+1相的电感耦合，并且错相180度开关；第n+2相比第n相的主开关管延迟360/(N+1)度开关，n为小于N的偶数。


4.根据权利要求1所述的多相开关电路，其特征在于：
当N为偶数时，电感耦合的两相开关电路的主开关...

【专利技术属性】
技术研发人员：徐爱民，周逊伟，
申请(专利权)人：杰华特微电子杭州有限公司，
类型：发明
国别省市：浙江;33