时数转换器制造技术

公开了一种时数转换器(time‑to‑digital converter，TDC)(300)，包括环路振荡器模块(302)和数字差错校正模块(304)。环路振荡器模块用于接收采样信号、寻址信号和预置信号，并且包括：设置有多个反相器(3024)的环路振荡器(3022)；相位采样器(3026)，用于在接收到采样信号时，对环路振荡器的反相器生成的相位信号进行采样，以生成第一输出信号；计数器时钟发生器(3028)，用于基于接收到的采样信号和环路振荡器的第一个和最后一个反相器分别生成的相位信号，生成第一和第二时钟信号；第一和第二计数器(3030和3032)，用于基于分别接收到的第一和第二时钟信号，分别生成第一和第二计数器输出信号；及数据采样器(3034)，用于对第一和第二计数器输出信号进行采样，以分别生成第二和第三输出信号。数字差错校正模块用于处理第一、第二和第三输出信号，以生成数字信号，其中数字信号表示TDC接收到启动信号与接收到停止信号之间的时间差。

【技术实现步骤摘要】
【国外来华专利技术】时数转换器
本专利技术涉及一种时数转换器(time-to-digitalconverter，TDC)。
技术介绍
时数转换器(time-to-digitalconverter，TDC)已在众多要求精确时间间隔测量的应用中广泛使用了20多年。应用的一些示例包括粒子和高能物理学、生物医学成像(例如正电子发射断层扫描(PET))以及各种飞行时间(time-of-flight，ToF)测量。随着互补型金属氧化物半导体(CMOS)技术的发展，数字通信系统的全数字锁相环(all-digitalphase-lockedloop，ADPLL)也采用了TDC。通过将时间或相位信息转换为数字码，TDC使得PLL向全数字域演进，以取代传统的模拟PLL。TDC的另一个新兴应用领域是基于TDC的模数转换器(analog-to-digitalconverter，ADC)。尽管对TDC的要求因应用而异，但可以定义一组期望的通用规格，包括：高分辨率、大动态范围、低功耗和集成电路(IC)占用面积小。下面将简要讨论两类传统的TDC。·基于反相器的延迟线TDC图1a示出了在基于计数器的ADPLL中使用的伪差分快闪型TDC100。高频信号CKV及其互补信号首先沿边缘对齐，并通过48个互补反相器。反相器作为延时元件，每台反相器配置的分辨率Tinv在16ps和21ps之间。因此，CKV信号在经过k个反相器传播之后，最终总共被延迟kTinv的时间，参见图1b中的时钟时序图150。随后，在接收到参考信号频率(FREF)信号时，使用48个基于灵敏放大器的D触发器(SADFF)的阵列对延迟时钟副本向量进行采样。可以看出，经过每个反相器后，信号的极性是相反的。因此，为了生成正确的输出，相邻的SADFF的正负输入将被取反。需要强调的是，延迟线TDC100通常在分辨率和动态范围之间进行权衡。对于固定的反相器级数，高分辨率意味着较小的动态范围，反之亦然。因此，为了扩展动态范围，需要大量增加反相器级数。但是，这会导致大功耗，并增加实现延迟线TDC100的电路所需的实际IC面积。此外，随着反相器级数的增加，各反相器级数之间的不匹配会导致严重的线性度问题。另外，由于器件的不匹配，不同DFF的采样时间在实际电路实现中不能完全对齐。具体而言，FREF信号通常通过缓冲树进行传输，以分配给DFF。缓冲树的不平衡会导致DFF的采样时间出现偏移。因此，不同DFF的采样时间未对齐以及延迟单元之间的延迟不匹配是造成延迟线TDC100的非线性的主要原因。·基于环路振荡器的TDC图2中描绘了基于环路振荡器(ring-oscillator，RO)的TDC200。与延迟线TDC100不同，基于RO的TDC200中的延迟线配置成环状。自由运行的RO包括奇数个反相器，并且用于以相对高的频率生成多个相位。然后，将来自RO最后一级的相位馈送到高速计数器，该计数器配置为以高频运行并且常开。启动和停止信号分别对环路振荡器的相位和计数器的输出进行采样。启动和停止信号之间的时间差对应于最终的TDC输出。然而，基于RO的TDC200的问题在于，由于启动和停止信号与计数器时钟不同步，因此采样的计数器输出可能有误。此外，针对基于RO的TDC200的延迟设计也做了一定的假设，这些假设在实际生产中很难满足。当工艺-电压-温度(PVT)变化和设备不匹配发生时，实际的延迟时间可能与目标延迟时间显著不同。因此，所提出的差错校正算法(用于基于RO的TDC200)在实际制造环境中可能无法按预期工作，存在高风险。另外，RO连续自由运行的配置容易造成大量功耗。此外，计数器总是处于打开状态，因此造成更大的功耗浪费。因此，本专利技术的一个目的是解决现有技术中至少一个问题和/或提供在本领域中有用的选项。
技术实现思路
根据本专利技术的第一方面，提供了一种时数转换器(time-to-digitalconverter，TDC)，包括：环路振荡器模块，用于接收采样信号、寻址信号和预置信号，其中所述环路振荡器模块包括：设置有多个反相器的环路振荡器；相位采样器，用于在接收到所述采样信号时，对所述环路振荡器的该多个反相器生成的相位信号进行采样，以生成第一输出信号；计数器时钟发生器，用于基于接收到的所述采样信号和所述环路振荡器的第一个和最后一个反相器分别生成的相位信号，生成第一和第二时钟信号；第一和第二计数器，用于基于分别接收到的所述第一和第二时钟信号，分别生成第一和第二计数器输出信号；及数据采样器，用于对所述第一和第二计数器输出信号进行采样，以分别生成第二和第三输出信号；以及数字差错校正模块，用于处理所述第一、第二和第三输出信号，以生成数字信号，其中所述数字信号表示所述TDC接收到启动信号与接收到停止信号之间的时间差，其中，所述环路振荡器用于在接收到所述预置信号时在第一模式和第二模式之间工作，其中，在所述第一模式下，所述环路振荡器在与所述时间差对应的周期内电导通，在所述第二模式下，根据所述寻址信号，通过预置一反相器使得所述环路振荡器电关断，所述寻址信号包括在所述环路振荡器的每个转换周期中，被选择进行预置的反相器的标识。优选地，所述数据采样器可以使用D触发器电路来实现。优选地，所述相位采样器可以使用基于灵敏放大器的D触发器电路来实现。优选地，所述第一输出信号可以包括基于所述多个反相器生成的相位信号的合成相位信号。优选地，所述TDC还可以包括数字控制模块，用于接收所述启动和停止信号，所述数字控制模块包括：伪随机码发生器，用于生成所述标识，以随机寻址环路振荡器的所述多个反相器中待预置的一个反相器；及控制信号发生器，用于生成所述采样信号和所述预置信号。优选地，所述标识可以预先确定，以在每个转换周期预置相同的反相器。优选地，所述数字差错校正模块可以用于执行以下步骤以处理所述第一、第二和第三输出信号：判断所述第一个反相器生成的相位信号的值是否为0或1，如果所述第一个反相器生成的相位信号的值为0，则选择所述第三输出信号由所述数字差错校正模块处理；或者，如果所述第一个反相器生成的相位信号的值为1，则选择所述第二输出信号由所述数字差错校正模块处理，其中，所述第二输出信号还使用所述最后一个反相器生成的相位信号的值以及预定义的值进行处理，所述预定义的值与对应的反相器相关联，所述对应的反相器被选择以在所述环路振荡器的每个转换周期中进行预置，所述预定义的值还与所述标识相关联。优选地，所述计数器时钟发生器可以包括：用于停止所述第一个和最后一个反相器生成并提供给所述计数器时钟发生器的相位信号，其中，所述相位信号基于所述采样信号停止。根据本专利技术的第二方面，提供了一种使用第一方面中的TDC进行时数转换的方法。所述方法包括：(i)环路振荡器的多个反相器生成相位信号；(ii)在环路振荡器模块接收到采样信号时，相位采样器对所述相位信号进行采样，以生成第一输出信号；(iii)基于接收到的所述采样信号和所述环路振荡器的第一个和最后一个反相器分别生成的相位信号，计数器时钟发生器生成第一和第二时钟信号；(iv)基于分别接收本文档来自技高网...

【技术保护点】
1.一种时数转换器(time-to-digital converter，TDC)，其特征在于，包括：/n环路振荡器模块，用于接收采样信号、寻址信号和预置信号，其中所述环路振荡器模块包括：/n(i)设置有多个反相器的环路振荡器；/n(ii)相位采样器，用于在接收到所述采样信号时，对所述环路振荡器的所述多个反相器生成的相位信号进行采样，以生成第一输出信号；/n(iii)计数器时钟发生器，用于基于接收到的所述采样信号和所述环路振荡器的第一个和最后一个反相器分别生成的相位信号，生成第一和第二时钟信号；/n(iv)第一和第二计数器，用于基于分别接收到的所述第一和第二时钟信号，分别生成第一和第二计数器输出信号；及/n(v)数据采样器，用于对所述第一和第二计数器输出信号进行采样，以分别生成第二和第三输出信号；以及/n数字差错校正模块，用于处理所述第一、第二和第三输出信号，以生成数字信号，其中所述数字信号表示所述TDC接收到启动信号与接收到停止信号之间的时间差，其中，/n所述环路振荡器用于在接收到所述预置信号时在第一模式和第二模式之间工作，其中，在所述第一模式下，所述环路振荡器在与所述时间差对应的周期内电导通，在所述第二模式下，根据所述寻址信号，通过预置一反相器使得所述环路振荡器电关断，所述寻址信号包括在所述环路振荡器的每个转换周期中，被选择进行预置的反相器的标识。/n...

【技术特征摘要】
【国外来华专利技术】1.一种时数转换器(time-to-digitalconverter，TDC)，其特征在于，包括：
环路振荡器模块，用于接收采样信号、寻址信号和预置信号，其中所述环路振荡器模块包括：
(i)设置有多个反相器的环路振荡器；
(ii)相位采样器，用于在接收到所述采样信号时，对所述环路振荡器的所述多个反相器生成的相位信号进行采样，以生成第一输出信号；
(iii)计数器时钟发生器，用于基于接收到的所述采样信号和所述环路振荡器的第一个和最后一个反相器分别生成的相位信号，生成第一和第二时钟信号；
(iv)第一和第二计数器，用于基于分别接收到的所述第一和第二时钟信号，分别生成第一和第二计数器输出信号；及
(v)数据采样器，用于对所述第一和第二计数器输出信号进行采样，以分别生成第二和第三输出信号；以及
数字差错校正模块，用于处理所述第一、第二和第三输出信号，以生成数字信号，其中所述数字信号表示所述TDC接收到启动信号与接收到停止信号之间的时间差，其中，
所述环路振荡器用于在接收到所述预置信号时在第一模式和第二模式之间工作，其中，在所述第一模式下，所述环路振荡器在与所述时间差对应的周期内电导通，在所述第二模式下，根据所述寻址信号，通过预置一反相器使得所述环路振荡器电关断，所述寻址信号包括在所述环路振荡器的每个转换周期中，被选择进行预置的反相器的标识。


2.根据权利要求1所述的TDC，其特征在于，所述数据采样器使用D触发器电路来实现。


3.根据前述权利要求中任一项所述的TDC，其特征在于，所述相位采样器使用基于灵敏放大器的D触发器电路来实现。


4.根据前述权利要求中任一项所述的TDC，其特征在于，所述第一输出信号包括基于所述多个反相器生成的相位信号的合成相位信号。


5.根据前述权利要求中任一项所述的TDC，其特征在于，还包括数字控制模块，用于接收所述启动和停止信号以生成所述采样信号、寻址信号和预置信号，其中所述数字控制模块包括：
伪随机码发生器，用于生成所述标识，以随机寻址环路振荡器的所述多个反相器中待预置的一个反相器；及
控制信号发生器，用于生成所述采样信号和所述预置信号。


6.根据权利要求1至4中任一项所述的TDC，其特征在于，所述标识预先确定，以在每个转换周期预置相同的反相器。


7.根据前述权利要求中任一项所述的TDC，其特征在于，所述数字差错校正模块用于执行以下步骤以处理所述第一、第二和第三输出信号：
判断所述第一个反相器生成的相位信号的值是否为0或1，其中，
如果所述第一个反相器生成的相位信号的值为0，则选择所述第三输出信号由所述数字差错校正模块处理；或者，如果所述第一个反相器生成的相位信号的值为1，则选择所述第二输出信号由所述数字差错校正模块处理，其中，所述第二输出信号还使用所述最后一个反相器生成的相位信号的值以及预定义的值进行处理，所述预定义的值与对应的反相器相关联，所述对应的反相器被选择以在所述环路振荡器的每个转换周期中进行预置；
所述预定义的值还与所述标识相关联。


8.根据前述权利要求中任一项所述的TDC，其特征在于，所述计数器时钟发生器包括：用于停止所述第一个和最后一个反相器生成并提供给所述计数器时钟发生器的相位信号，其中，所述相位信号基于所述采样信号停止。


9.一种使用根据前述权利要求中任一项所述的TDC进行时数转换的方法，其特征在于，所述方法...

【专利技术属性】
技术研发人员：袁超，于锐，陈雪松，刘苏鹏，杨腾智，
申请(专利权)人：华为国际有限公司，
类型：发明
国别省市：新加坡;SG