一种延时测量电路、延时测量方法、电子设备及芯片技术

本发明专利技术公开一种延时测量电路、延时测量方法、电子设备和芯片，涉及电子电路技术领域，以实现动态测量计数器翻转沿与主时钟触发沿之间的延时，使采样补偿更加准确，保证通道间一致性。该延时测量电路包括，逻辑电路，用于基于第一多比特信号、第二多比特信号和主时钟信号生成延时间隔信号；锁存电路，用于基于延时间隔信号上升沿对多相位时钟信号进行锁存，获得多相位时钟信号的锁存值；编码电路，用于基于锁存值生成第一多比特信号翻转沿和主时钟信号上升沿之间的延时码，或者，生成第二多比特信号翻转沿和主时钟信号下降沿之间的延时码。所述延时测量方法和芯片应用于延时测量。所述延时测量电路应用于电子设备中。

【技术实现步骤摘要】
一种延时测量电路、延时测量方法、电子设备及芯片
本专利技术涉及一种电子电路
，尤其涉及一种延时测量电路、延时测量方法、电子设备及芯片。
技术介绍
时间数字转换器(Time-to-digitalconverter，缩写为TDC)广泛应用于测量两输入信号间时间差，并将两输入信号间时间差以数字信号的方式输出。然而，由于时钟抖动、工艺、电压、温度(PrecessVoltageTemperature，缩写为PVT)、亚稳态、大扇出等非理想因素的存在，导致时间数字转换器的关键功能部件计数器与触发时钟之间产生不确定的延时，进而对时间数字转换器的计时结果产生影响，降低时间数字转换器的线性度和精度。针对上述问题，常见的测量方法是对单一输入信号进行多次延时来获得一组不同时刻到来的激励信号，通过比较这组激励信号来推测无延迟输入信号的真正到来时刻。由于每个时间数字转换器只能处理一个信号，因此上述测量方式不利于通道扩展，既使得通道数目翻倍，又导致成本剧增。而且，由于高精度的时间数字转换器对时钟抖动、PVT变化等极其敏感，简单的校准方法很难满足实际的工作需求本文档来自技高网...

【技术保护点】
1.一种延时测量电路，其特征在于，包括依次连接的逻辑电路、锁存电路和编码电路，其中，/n所述逻辑电路被配置为基于第一多比特信号、第二多比特信号和主时钟信号生成延时间隔信号；/n所述锁存电路被配置为基于所述延时间隔信号的上升沿对多相位时钟信号进行锁存，获得所述多相位时钟信号的锁存值，其中，所述主时钟信号的频率和所述多相位时钟信号的频率相同；/n所述编码电路被配置为基于所述锁存值生成所述第一多比特信号翻转沿和所述主时钟信号上升沿之间的延时码，或者，生成所述第二多比特信号翻转沿和所述主时钟信号下降沿之间的延时码。/n

【技术特征摘要】
1.一种延时测量电路，其特征在于，包括依次连接的逻辑电路、锁存电路和编码电路，其中，
所述逻辑电路被配置为基于第一多比特信号、第二多比特信号和主时钟信号生成延时间隔信号；
所述锁存电路被配置为基于所述延时间隔信号的上升沿对多相位时钟信号进行锁存，获得所述多相位时钟信号的锁存值，其中，所述主时钟信号的频率和所述多相位时钟信号的频率相同；
所述编码电路被配置为基于所述锁存值生成所述第一多比特信号翻转沿和所述主时钟信号上升沿之间的延时码，或者，生成所述第二多比特信号翻转沿和所述主时钟信号下降沿之间的延时码。


2.根据权利要求1所述的延时测量电路，其特征在于：
所述第一多比特信号和所述第二多比特信号分别与所述主时钟信号频率相同；
所述第一多比特信号和所述第二多比特信号为相同位宽的多比特格雷码计数器信号；
当所述编码电路被配置为基于所述锁存值生成所述第一多比特信号翻转沿和所述主时钟信号上升沿之间的延时码时，所述第一多比特信号的相位超前所述第二多比特信号的相位时间为其中f为所述主时钟信号的频率；
当所述编码电路被配置为基于所述锁存值生成所述第二多比特信号翻转沿和所述主时钟信号下降沿之间的延时码时，所述第一多比特信号的相位滞后所述第二多比特信号的相位时间为其中f为所述主时钟信号的频率。


3.根据权利要求2所述的延时测量电路，其特征在于：所述逻辑电路包括延时信号生成电路、使能信号生成电路，以及与所述延时信号生成电路输出端和所述使能信号生成电路输出端分别连接的第一门电路，其中，
所述延时信号生成电路被配置为基于所述第一多比特信号和所述第二多比特信号生成延时信号；
所述使能信号生成电路被配置为基于所述主时钟信号生成使能信号；
所述第一门电路被配置为通过对所述延时信号和所述使能信号执行与运算生成所述延时间隔信号。


4.根据权利要求3所述的延时测量电路，其特征在于：所述延时信号生成电路包括第三门电路和至少两个第二门电路，至少两个所述第二门电路的输出端与所述第三门电路的输入端连接；
至少两个所述第二门电路被配置为通过对所述第一多比特信号和所述第二多比特信号执行异或运算生成第三多比特信号；
所述第三门电路被配置为通过对所述第三多比特信号的每个比特信号执行或运算生成所述延时信号。


5.根据权利要求3所述的延时测量电路，其特征在于：所述使能信号生成电路包括依次连接的第一时序电路和第四门电路，其中，当所述第一多比特信号的相位超前所述第二多比特信号的相位时间为时，所述第一时序电路被配置为根据所述主时钟信号上升沿触发以输出第四多比特信号，其中f为所述主时钟信号的频率；
当所述第一多比特信号的相位滞后所述第二多比特信号的相位时间为时，所述第一时序电路被配置为根据所述主时钟信号下降沿触发以输出第四多比特信号，其中f为所述主时钟信号的频率；
所述第四门电路被配置为通过对所述第四多比特信号的每个比特信号执行与运算生成所述使能信号。


6.根据权利要求5所述的延时测量电路，其特征在于：所述使能信号生成电路还包括第五门电路，
所述第五门电路被配置为通过对所述使能信号进行延时，使得所述延时间隔信号的周期脉宽的高电平被所述使能信号连续的提取到，其中，f为所述主时钟信号的频率。


7.根据权利要求5或6所述的延时测量电路，其特征在于：所述第一时序电路为m比特计数器，其中m为大于等于2的自然数。


8.根据权利要求1～6中任一项所述的延时测量电路，其特征在于：所述延时测量电路还包括校准电路，利用所述校准电路控制所述编码电路输出所述延时码。


9.根据权利要求1～6中任一项所述的延时测量电路，其特征在于：所述多相位时钟信号为2k比特时钟信号，其中任意相邻单比特信号的相位差为，其中k为大于等于1的...

【专利技术属性】
技术研发人员：杨洁，赵野，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11