一种数字信号输出模块制造技术

本申请涉及信号传输领域，尤其涉及一种数字信号输出模块，包括输入接口、第一锁存器、第二锁存器、第三锁存器、第四锁存器、输出接口、电源输入部分以及32组光耦单元，第一锁存器、第二锁存器、第三锁存器以及第四锁存器的输入端连接在输入接口上，第一锁存器、第二锁存器、第三锁存器以及第四锁存器的输入端连接在输入接口上，第一锁存器、第二锁存器、第三锁存器以及第四锁存器的输出端分别与8组光耦单元连接，32组光耦单元的输出端分别与输出接口连接，电源输入部分用于供电。本申请采用锁存器配合光耦以及三极管的电路设计方式，可最大程度上减小传输中电压波动，降低传输错误的产生。

【技术实现步骤摘要】
一种数字信号输出模块
本申请涉及信号传输领域，尤其涉及一种数字信号输出模块。
技术介绍
基于国际标准PROFIBUS现场总线技术，是一种多主从式结构的现场总线，具有以下的特点：(1)、可预测的实时性：由于PROFIBUS技术是采用主从轮询方式，从站不能主动发送数据，所以可以完全避免碰撞，每个站的最大的等待时间都可预测，具有极强的实时性。(2)、高可靠性：可预测的实时性本身就保证了可靠性，另外PROFIBUS技术是基于可靠连接的一种通信方式，再结合主站主动请求的方式，任何一级出现的错误都可以通过诊断在确定的时间内传送上来，具有较高的可靠性。对于输出型模块，还提供了错误处理策略，使模块上电初始化和通信中断或错误时，模块将按照组态时设定的默认输出值进行输出，确保整个系统的安全。(3)、高速：系统的波特率支持从9600到12M，完全可以满足对速度的要求。(4)、易用性：PROFIBUS总线协议的物理层采用485总线作为传输介质，只有两根线，10M速率下每段线路最长可以达到300米，如果采用较低的波特率则距离还可以加长，再加上功能强大的组态工具，使得整个系统的连接变得十分简单，另外模块支持波特率自适应功能，波特率可以动态更改，使用十分方便。(5)、灵活性：系统采用可变的配置方式，规模可大可小，可以适应各种不同系统的要求。PROFIBUS现场总线技术通常配备有LINK模块配合I/O模块进行工作，I/O模块有根据其用途和规模分为多种。常规的I/O模块结构简单，在使用过程中容易产生信号波动，造成传输错误等。<br>
技术实现思路
针对上述提到的现有技术中的I/O模块在使用过程中会造成传输错误的缺点，本申请提供一种数字信号输出模块，其采用锁存器配合光耦以及三极管的形式，可最大程度上减小传输中电压波动，降低传输错误的产生。本申请为解决其技术问题所采用的技术方案：一种数字信号输出模块，所述数字信号输出模块包括输入接口、第一锁存器、第二锁存器、第三锁存器、第四锁存器、输出接口、电源输入部分以及32组光耦单元，第一锁存器、第二锁存器、第三锁存器以及第四锁存器的输入端连接在输入接口上，第一锁存器、第二锁存器、第三锁存器以及第四锁存器的输出端分别与8组光耦单元连接，32组光耦单元的输出端分别与输出接口连接，电源输入部分用于供电。所述第一锁存器、第二锁存器、第三锁存器以及第四锁存器采用型号为74HC573的锁存器。所述光耦单元包括光耦、限流电阻以及开关管，光耦的输入端通过限流电阻与第一锁存器或第二锁存器或第三锁存器或第四锁存器的输出端连接，开关管的控制端连接在光耦的输出端上，开关管的输出端连接在输出接口上。所述开关管采用三极管，三极管采用型号为BC817的NPN型三极管，三极管的基极连接在光耦的输出端上，三极管的集电极连接在输出接口上。所述输入接口的+24V电源接口与电源输入部分连接，+24V电源接口上连接有保险丝F2和滤波电容组。本申请的有益效果在于，本申请采用锁存器配合光耦以及三极管的电路设计方式，可最大程度上减小传输中电压波动，降低传输错误的产生。下面将结合附图和具体实施方式对本技术做进一步说明。【附图说明】图1为本申请的电路方框图。图2为本申请原理图(附图中的字体和标记太小，不够清晰，下面将图2分成多块子电路图进行展示，图2仅作整体展示之用)。图3为本申请的输入接口单元部分电路原理图。图4为本申请的第一锁存器单元电路原理图。图5为本申请的光耦单元电路原理图。图6为本申请的输出接口单元部分电路原理图。图7为本申请中电源输入部分电路原理图。图8为本申请中电源退耦部分电路原理图。【具体实施方式】本实施例为本申请优选实施方式，其他凡其原理和基本结构与本实施例相同或近似的，均在本申请保护范围之内。请结合参看附图1至附图8，本申请主要包括输入接口、第一锁存器、第二锁存器、第三锁存器、第四锁存器、输出接口、电源输入部分以及32组光耦单元，第一锁存器、第二锁存器、第三锁存器以及第四锁存器的输入端连接在输入接口上，第一锁存器、第二锁存器、第三锁存器以及第四锁存器的输出端分别与8组光耦单元连接，32组光耦单元的输出端分别与输出接口连接，电源输入部分用于供电。本实施例中，输入接口采用48PIN接口，用于连接控制器、+24V电源、VCC电源和接地，本实施例中，通过输入接口输入+24V电源给本申请进行供电。请参看附图4，本实施例中，控制器的一个I/O口P3.5与第一锁存器IC1的片选端(或称为使能端)连接，用于输入片选信号给第一锁存器IC1；控制器的一个I/O口P3.4与第二锁存器IC2的片选端(或称为使能端)连接，用于输入片选信号给第二锁存器IC2；控制器的一个I/O口P3.3与第三锁存器IC3的片选端(或称为使能端)连接，用于输入片选信号给第三锁存器IC3；控制器的一个I/O口P3.2与第四锁存器IC4的片选端(或称为使能端)连接，用于输入片选信号给第四锁存器IC4。本实施例中，所述第一锁存器、第二锁存器、第三锁存器以及第四锁存器采用型号为74HC573的锁存器，包含八路3态输出的非反转透明锁存器，其具有8路输出，每一路分别连接一组光耦单元。本实施例中，32组光耦单元的电路结构相同，请参看附图5，附图中以其一光耦单元为例对其进行说明，光耦单元包括光耦U0、限流电阻R0以及开关管，光耦U0的输入端通过限流电阻R0与第一锁存器的D0端连接，限流电阻选用阻值为1KΩ的电阻，开关管的控制端连接在光耦U0的输出端上，开关管的输出端连接在输出接口上。本实施例中，所述开关管采用三极管Q0，三极管Q0采用型号为BC817的NPN型三极管，三极管Q0的基极连接在光耦U0的输出端上，三极管Q0的集电极连接在输出接口上。请参看附图6，本实施例中，输出接口采用48PIN接口，32组光耦单元的输出端分别与输出接口连接，进行信号输出。请参看附图7和附图8，本实施例中，所述输入接口的+24V电源接口与电源输入部分连接，+24V电源接口上连接有保险丝F2和滤波电容组，输入接口的VDD电源端连接有退耦电容组(退耦电容也叫去耦电容，退耦电容并接于电路正负极之间，可防止电路通过电源形成的正反馈通路而引起的寄生振荡)。本申请采用锁存器配合光耦以及三极管的电路设计方式，可最大程度上减小传输中电压波动，降低传输错误的产生。以上所述仅为本申请的较佳实施例，并非用来限定本申请实施的范围，其他凡其原理和基本结构与本申请相同或近似的，均在本申请的保护范围之内。本文档来自技高网...

【技术保护点】
1.一种数字信号输出模块，其特征在于：所述数字信号输出模块包括输入接口、第一锁存器、第二锁存器、第三锁存器、第四锁存器、输出接口、电源输入部分以及32组光耦单元，第一锁存器、第二锁存器、第三锁存器以及第四锁存器的输入端连接在输入接口上，第一锁存器、第二锁存器、第三锁存器以及第四锁存器的输出端分别与8组光耦单元连接，32组光耦单元的输出端分别与输出接口连接，电源输入部分用于供电。/n

【技术特征摘要】
1.一种数字信号输出模块，其特征在于：所述数字信号输出模块包括输入接口、第一锁存器、第二锁存器、第三锁存器、第四锁存器、输出接口、电源输入部分以及32组光耦单元，第一锁存器、第二锁存器、第三锁存器以及第四锁存器的输入端连接在输入接口上，第一锁存器、第二锁存器、第三锁存器以及第四锁存器的输出端分别与8组光耦单元连接，32组光耦单元的输出端分别与输出接口连接，电源输入部分用于供电。


2.根据权利要求1所述的一种数字信号输出模块，其特征在于：所述第一锁存器、第二锁存器、第三锁存器以及第四锁存器采用型号为74HC573的锁存器。


3.根据权利要求1所述的一种数字信号输...

【专利技术属性】
技术研发人员：单文盛，王晟磊，
申请(专利权)人：湖南师范大学，
类型：新型
国别省市：湖南;43